Часовой пояс: UTC + 3 часа




Форум закрыт Новая тема / Эта тема закрыта, вы не можете редактировать и оставлять сообщения в ней. Закрыто  Сообщений: 45 • Страница 2 из 3<  1  2  3  >
  Пред. тема | След. тема 
В случае проблем с отображением форума, отключите блокировщик рекламы
Автор Сообщение
 

Member
Статус: Не в сети
Регистрация: 23.02.2013
Откуда: г. Орел
<TopUpdate> писал(а):
Иб шейдерных процессоров стока же, сколько у Fiji, даже если они производительнее раза в полтара, это в итоге даст +20-30% к производительности. Что совсем немного, учитывая планы nVidia увеличить в два раза кол-во шейдерных процессоров.
Думаю у флагмана будет 6-8 тысяч шейдерных процессоров.

тут есть вопрос в том что gcn и так рвет нвидию в шейдерной производительности а вот нарастить другие блоки хороший выбор. хотя не думаю что это флагман.

aasheron писал(а):
Если рассматривать, как скоро бревно проплывет нужный участок, то неважно, какой ширины река, важно -какая скорость потока.

"ширина" реки в данном конкретном примере будет ее длиной и запустив 10 бревен одновременно по медленной реке и по одному по быстрой можно получить результат где медленная река лучше.
грубо 10 человек работая по 6 часов сделают столько же сколько и 5 но работающих по 12 часов. никого не смущают многоядерные цпу которые не 8ггц одноядерники... бедняжки, а все же 4 ядра по 2ггц. рост тактовый частоты имеет конкретные физические ограничения на уровне кремния поэтому ничего удивительного что от него отказались в угоду "многоядерности" а теперь тоже самое происходит с памятью.

Добавлено спустя 4 минуты 54 секунды:
aasheron писал(а):
Во-вторых данные НЕ хранятся размазанные тонким слоем по всем чипам памяти.

зато они намазаны на 4 банка вместо больше чем 8 банков а из каждого банка амд может читать / писать по 1024 бита а у гддр по 64 бита. а все что выпало на "слои" это уже проблема самой стаковой памяти... когда например при "небольших" банках нужно иногда обратиться к нескольким а иногда операции бывают не только "чтения" и когда несколько банков повисают на изменении данных то происходит жопка - ведь операция с гипотетическим одним банком закончиться быстрей (хотя у хбм работают слои а не целый банк а вот гддр банками).

_________________
Мертвый киберпанк с улыбкой мутанта... (:



Партнер
 

Member
Статус: Не в сети
Регистрация: 13.09.2010
mag_ai писал(а):
тут есть вопрос в том что gcn и так рвет нвидию в шейдерной производительности а вот нарастить другие блоки хороший выбор. хотя не думаю что это флагман.

Невежество, оно такое.... рекомендую посмотреть виды шейдеров и возможности обработки каждой из архитектур.

mag_ai писал(а):
грубо 10 человек работая по 6 часов сделают столько же сколько и 5 но работающих по 12 часов.

Неправильная аналогия.
Правильная - есть 5 работающих быстро и 10 работающих в два раза медленнее. За одно и то же время они выполнят одинаковый объем работы. НО. Всего лишь одно НО. Применим совсем правильную аналогию: если пять человек, которые работают быстрее, делают, к примеру, детали, то пока медленно работающие сделают одну деталь на каждого, быстро работающие сделают две. Казалось бы, в чем проблема? Проблема в том, что пока медленно работающий делает свою деталь, на 50% его времени деталь быстро работающего уже пройдет в дальнейшее производство. А те, кто зависит от медленно работающего, будут простаивать. Вот и вся разница - простой или работа.

mag_ai писал(а):
никого не смущают многоядерные цпу которые не 8ггц одноядерники... бедняжки, а все же 4 ядра по 2ггц. рост тактовый частоты имеет конкретные физические ограничения на уровне кремния поэтому ничего удивительного что от него отказались в угоду "многоядерности" а теперь тоже самое происходит с памятью.

КК чему это словоблудие, если ты не понимаешь сути?

mag_ai писал(а):
зато они намазаны на 4 банка вместо больше чем 8 банков а из каждого банка амд может читать / писать по 1024 бита а у гддр по 64 бита.

Не пиши того, о чем не имеешь ни малейшего понятия. у GDDR5 32-битная шина на каждый чип (32 пина). У HBM-чипа 4hi восемь независимых 128-битных каналов. А не один 1024-битный.
#77


mag_ai писал(а):
а все что выпало на "слои" это уже проблема самой стаковой памяти... когда например при "небольших" банках нужно иногда обратиться к нескольким а иногда операции бывают не только "чтения" и когда несколько банков повисают на изменении данных то происходит жопка - ведь операция с гипотетическим одним банком закончиться быстрей (хотя у хбм работают слои а не целый банк а вот гддр банками).

:facepalm:
Учи матчасть. http://anandtech.com/show/9969/jedec-publishes-hbm2-specification
#77


#77

_________________
СМЕРШ - СМЕРть Школоте.


 

Member
Статус: Не в сети
Регистрация: 23.02.2013
Откуда: г. Орел
aasheron писал(а):
рекомендую посмотреть виды шейдеров и возможности обработки каждой из архитектур.

:D и что там? геометрия теперь записана для обработки "унифицированным шейдарным конвейером"? или что там... мне даже как то интересно )))
aasheron писал(а):
Казалось бы, в чем проблема?

проблема лежит на поверхности - есть еще потребность в этих запчастях а именно тактовая частота чипа которая ниже тактовой частоты памяти которая тратит частоту только на передачу данных. вот только все забывают что "предвыборка" данных процесс относительный и очень не точный любые изменения в этом процессе и весь тактовый потенциал "будет просран".
aasheron писал(а):
КК чему это словоблудие, если ты не понимаешь сути?

я понимаю что у вас 2 ЖК весит и понимаю что слишком много себе позволяете.

aasheron писал(а):
у GDDR5 32-битная шина на каждый чип (32 пина). У HBM-чипа 4hi восемь независимых 128-битных каналов. А не один 1024-битный.

конкретно на уровне карты (кп в чипе) этого нет - есть 4 1024 битный кп разделенные на 2 независимых по 512 бит и есть 64 битные кп гддр - в реальности никто не обрабатывает по 128 бит в хбм и никто не обрабатывает по 32 бита на гддр.
aasheron писал(а):
Учи матчасть.

ну и нафига тут? сам то можешь пояснить в чем суть твои "матчасти" а то я как бэ только отдаленное отношение к теме вижу.

_________________
Мертвый киберпанк с улыбкой мутанта... (:


 

Member
Статус: Не в сети
Регистрация: 13.09.2010
mag_ai писал(а):
:D и что там? геометрия теперь записана для обработки "унифицированным шейдарным конвейером"? или что там... мне даже как то интересно )))

Ещё раз, для особо.... тугих. Посмотри что такое геометрические шейдеры и что такое пиксельные, не зря называемые арифметическими. По вортексные и т.д. даже не говорю. И посмотри, чем именно обрабатывают.

Цитата:
проблема лежит на поверхности - есть еще потребность в этих запчастях а именно тактовая частота чипа которая ниже тактовой частоты памяти которая тратит частоту только на передачу данных.

:facepalm: :facepalm: :facepalm:
Какое отношение имеет тактовая частота чипа к частоте контроллера памяти? Про кэши разных уровней даже писать не буду...

mag_ai писал(а):
вот только все забывают что "предвыборка" данных процесс относительный и очень не точный любые изменения в этом процессе и весь тактовый потенциал "будет просран".

предвыборка? Я то "по незнанию" дум ал, что все эти активации столбцов, строк, смены банков нужны для чтения. А тут оказывается нужно ждать, чтобы прошла предвыборка. Как все запущено.... :lol:


mag_ai писал(а):
я понимаю что у вас 2 ЖК весит и понимаю что слишком много себе позволяете.

Когнда не хватает ни знаний, ни аргументов - всегда можно обратиться к ЖК и личности оппонента. Ведь это ж проще, чем хотя бы самому себе признаться, что несешь ахинею, да?


mag_ai писал(а):
конкретно на уровне карты (кп в чипе) этого нет - есть 4 1024 битный кп разделенные на 2 независимых по 512 бит и есть 64 битные кп гддр - в реальности никто не обрабатывает по 128 бит в хбм и никто не обрабатывает по 32 бита на гддр.

Я чуть выше привел слайды некоей фирмы SK Hynix. На секундочку - разработчика HBM. Где легко и непринужденно покуазывается, что ты несешь ахинею. Да, в каналу контроллера памяти можно подключить несколько чипов GDDR и несколько каналов HBM. Но вот скорость получения нужного файла от этого не изменится - с 90+% вероятностью он все равно будет храниться в одном 128-битном канале для HBM или одном 32-пиновом GDDR5/GDDR5X чипе. И ты можешь делать что угодно, хоть биться головой о стену, но "если в одном месте соберутся 9 беременных женщин, то ребенок за месяц не родится" (с).

mag_ai писал(а):
ну и нафига тут? сам то можешь пояснить в чем суть твои "матчасти" а то я как бэ только отдаленное отношение к теме вижу.

попробуй хоть почитай. Может хоть чуточку дойдет какую дичайшую чушь ты несешь.

_________________
СМЕРШ - СМЕРть Школоте.


 

Member
Статус: Не в сети
Регистрация: 07.10.2011
Откуда: МОРДОР.
Фото: 19
Помнится, когда выходили 970 и 980, никто не расстраивался по поводу уменьшения SP в чипах (2880 у 780ти -> 2048 у 980, 2304 у 780 -> 1664 у 970).


 

Member
Статус: Не в сети
Регистрация: 28.10.2013
Откуда: Омск
Фото: 0
Новости все чаще напоминают слухи о слухах полученных из достоверных(по слухам) источников...
aasheron А что ты этому троллю с повышенным ЧСВ и прокачанным навыком сваливания с темы пытаешь объяснить думаешь ему оно надо, он тут специфические сервера настраивает а мы отвлекаем

_________________
более тупого подбора слов ,можно было придумать именно со слюноотделением и нервным тиком клацкая по клаве ,от собственной беспомощности .(с) zmey1945


 

Member
Статус: Не в сети
Регистрация: 23.02.2013
Откуда: г. Орел
aasheron писал(а):
И посмотри, чем именно обрабатывают.

:D они обрабатываются через костыль а не прямо на конвейерах - костыли эти кстати и безбожно тормозят.
aasheron писал(а):
Про кэши разных уровней даже писать не буду...

правильно потому что кеши и есть компенсаторы только л1 который разделен на данные и инструкции является "необходимым" все остальное это костыли либо медленной памяти либо меж ядерного взаимодействия.
aasheron писал(а):
предвыборка?

а как назвать процесс "запись данных в кеш гпу"? )))
aasheron писал(а):
Ведь это ж проще, чем хотя бы самому себе признаться, что несешь ахинею, да?

так вам за грубость и тупость и дают их... я тоже получал жк не всегда справедливо, но я никогда не находился подолгу на грани бана... а вы да )))

aasheron писал(а):
Да, в каналу контроллера памяти можно подключить несколько чипов GDDR

а это ничего не меняет просто адресное пространство растет. выборка даже из 4 модулей на одном кп будет происходить ровно по 64 бит за такт.
aasheron писал(а):
будет храниться в одном 128-битном канале для HBM или одном 32-пиновом GDDR5/GDDR5X чипе.

стек весь параллельный а не последовательный я там вижу одного мастера подтянулась группа поддержки.

_________________
Мертвый киберпанк с улыбкой мутанта... (:


 

Member
Статус: Не в сети
Регистрация: 01.02.2015
Renegade1979 писал(а):
этого уже и ожидать не нужно, в Фуре Х ровно вдвое больше ядер и ROP чем в этой несчастной 380х, этот 7970 уже как ни гнали, он не гнался, наконец ему урэзали шынЪу и наконец он погнался, и вуаля, старый добрый 7970 с узкой шынойЪ, и ценником c TDP такими конскими, что 970 с 48 ROP на пол падает и обгоняет её саму почти вдвое (ну насчёт вдвое это я конечно загнул, но на треть, 1440р особенно видно)

Шо за бред? 7970 - это GCN 1.0, тогда как 380х это GCN 1.2, это разные архитектуры и разные карты. Кроме того, 380х и не должен конкурировать с 970-й, для этого существует R9 390х.


 

Member
Статус: Не в сети
Регистрация: 02.11.2003
Откуда: Los Angeles
Все не могу понять - зачем такие подробности в профайле социальной сети. linkedin это как резюме, только доступное для всех. За такое и уволить могут (нарушение NDA (non disclosure agreement) очень серьезная вещь в крупных компаниях. Да и кому это интересно сколько там процессоров в резюме менеджера, какая версия фиг знает чего и что там пятнадатого поколения (звучит как непонятная внутренняя информация компании). И вообще менеджеры частенько толком не шарят в предмете (очень по верхам), им главное - организовать работу подчиненных инженеров чтобы в срок\бюджет попасть, больше "языковая" работа

_________________
Стань тестировщиком софта, зарабатывай как человек! https://bit.ly/3gvCFE4


 

Member
Статус: Не в сети
Регистрация: 27.01.2003
Откуда: between worlds
Фото: 12
aasheron писал(а):
По реке плывет бревно. Если рассматривать, как скоро бревно проплывет нужный участок, то неважно, какой ширины река, важно -какая скорость потока.

Это в том случае, если река не совсем узкая, а бревно не огромной толщины. Иначе может застрять.
Однако надо ещё и глубину учитывать.

_________________
http://youtu.be/QAE303Fb0bw
http://forum.radeon.ru/memberlist.php?mode=viewprofile&u=1511
Котэ на аве моё.


 

Member
Статус: Не в сети
Регистрация: 03.10.2011
Кстати в статье есть намек на АПУ с сабжевым чипом. А на хоботе и вовсе прямым текстом.


 

Member
Статус: Не в сети
Регистрация: 13.09.2010
Asmodeus писал(а):
Это в том случае, если река не совсем узкая, а бревно не огромной толщины. Иначе может застрять.
Однако надо ещё и глубину учитывать.

Естественно, если пропускной способности совсем мало, это затормозит чип. И тут никакой разгон памяти не поможет, если несколько исполнительных кластеров будут подвешены на один контроллер памяти притом, что уже один кластер сможет эффективно занять 70+% пропускной способности канала памяти. Но это уж совсем из разряда "если разработчик совсем полный дебил". такого ни в Нвидии, ни в АМД не замечалось. Тут скорее речь о том, что большая часть обсуждателей судит о карте исключительно по псп и ее ширине. А главное - КАК организована память и хватает ли ее. Избыточная псп никак не поможет чипу обрабатывать информацию быстрее. Большая ширина каналов вместе с более медленной памятью зачастую могут оказаться хуже (что отлично показала HBM1), но где каждый канал работает намного быстрее. Я уже не раз писал, один 128-битный канал HBM1 ghb 1.25ГГц (почти предел разгона HBM1) выдает в пике 20ГБ/с (точнее там гигатранзакций/секунду, но пусть будут гигабайты). А один 32-пиновый чип GDDR5 c wck 8ГГц выдаст в пике 32 Гбайт/с. Естественно, есть служебная информация и дилеи, но....

_________________
СМЕРШ - СМЕРть Школоте.


 

Member
Статус: Не в сети
Регистрация: 16.02.2016
Откуда: Рідна ненька
Фото: 14
Камрады, давайте и я наброшу своё экспертное мнение :)

Так вот, наверное ни для кого не секрет, что HBM1 это как GDDR5 только HBM1. Впрочем кого я обманываю, HBM2 это тоже как DDR3, только HBM2. Но рассмотрим данный вопрос более подробно. У памяти есть две важных характеристики. Первая это задержки. Тут всё просто, как 20 лет назад упёрлись в плюс-минус 50ns, так и продолжаем там же находиться. Подозреваю что проблема лежит в области этой вашей физики и не решается в обозримом будущем никак кроме как сменой архитектуры этой самой памяти (в физическом смысле, на SRAM, MRAM, FRAM или магнитные сердечники времён моей бабушки). И эта задержка нам говорит о следующем - что в худшем случае (т.е. читай почти постоянно) чип будет выдавать вам данные с одинаковой периодичностью независимо от типа памяти. А второй параметр - это количество каналов. Да-да, именно каналы, а не ПСП. Все ж прочитали зачем в компьютере два канала памяти, у мажоров три, а в серверах и 4 не гнушаются ставить? Вот чтобы выжать все соки из этой вашей памяти. Пока один чип тупит, можно почитать со второго, третьего, 32-го. На деле же с HBM без особых проблем можно впихнуть 16 каналов на 4-hi, при этом близость чипов решает целую кучу инженерных проблем с такой широкой памятью (для этого и нужен интерпозер, ибо разводить все эти дорожки по плате было бы сущим адом). Всё остальное уже лирика, какой-то смысл в широкой памяти и вообще HBM будет лет через пару, когда выйдут ещё более производительные чипы, игроделы прикрутят свежий gameworks и pure hair, а 4k таки станет массовым и всё такое. Ибо на практике даже 4-х контроллеров с GDDR5 (по два чипа на каждый) хватает чтобы кормить тот же GM204, в память он упирается только в 4k да и то не сильно.


 

Member
Статус: Не в сети
Регистрация: 09.07.2007
Откуда: Нижний Новгород
Фото: 65
В свое время была отличная статья на эту тему http://www.3dnews.ru/266173 и в настоящее время расклад не сильно изменился, только нет такой сильной зависимости о частоты памяти, как раньше.

_________________
AMD R7 1700@3.9 GHz, GA-AB350M-D3H, Vega 56 @~1650/1000, Samsung BB1 2*16GB @2800 14-14-14-36-1T


 

Member
Статус: Не в сети
Регистрация: 05.08.2011
Откуда: Санкт-Петербург
Фото: 19
woody мда... либо ты что-то путаешь (2 часа ночи) либо совсем беспонятия (я кстати тоже, но хоть какое то представление имею) как работает память.
woody писал(а):
Пока один чип тупит, можно почитать со второго, третьего, 32-го.

Ты в курсе что такое целостность данных? Контроллер будет ждать все 32 чипа (грубо говоря), т.к. 1 текстура размазана на все чипы (пару Кб в том чипе, пару в другом), а каналы помогают грузить эту текстуру и записывать параллельно, т.е. скорость загрузки записи пропорциональна кол-ву каналов.

Ну и дальше твои рассуждения бессмысленны.

_________________
R7 7800x3d / 32Gb GSKILL 6200CL30 EXPO / HERO X670E / PALIT GAMEROCK 3080TI / D5Next + 2xSR2 420 MP радиатора


 

Мемbеr
Статус: Не в сети
Регистрация: 13.09.2012
Откуда: Москва
Фото: 19
Airotciv писал(а):
Ты в курсе что такое целостность данных? Контроллер будет ждать все 32 чипа (грубо говоря), т.к. 1 текстура размазана на все чипы (пару Кб в том чипе, пару в другом), а каналы помогают грузить эту текстуру и записывать параллельно, т.е. скорость загрузки записи пропорциональна кол-ву каналов.

Откуда такая уверенность, что текстура размазана на все чипы? :?:

_________________
Если ты еще раз публично усомнишься в себе, то я убью тебя собственной рукой! ©Рейксмаршалл Тренкенгофф Total War: Warhammer


 

Member
Статус: Не в сети
Регистрация: 03.06.2015
Откуда: Мос-ка с гиляки
Фото: 1
Топовый чип AMD имеет такое же кол-во жителей что и Fury X. Максимум 5-15% от напильника архитектуры. Но вот частота HBM2 пишут ужеhttp://www.overclockers.ua/news/hardware/2016-03-27/117798/ в 1GHz(На Fury HBM1 вроде 500MHz) Как это повлияет на ПСП?
Увеличиться ли ПСП в 2 раза относительно HBM1?


 

Member
Статус: Не в сети
Регистрация: 16.02.2016
Откуда: Рідна ненька
Фото: 14
snake32 писал(а):
Увеличиться ли ПСП в 2 раза относительно HBM1?


Да, ПСП выше, но задержки то старые.


 

Member
Статус: Не в сети
Регистрация: 03.06.2015
Откуда: Мос-ка с гиляки
Фото: 1
woody писал(а):
Да, ПСП выше, но задержки то старые.

С задержками понятно. Главное чтобы выбор дополнительного слоя не убивал эффективную частоту в 2 раза.


 

Member
Статус: Не в сети
Регистрация: 23.02.2013
Откуда: г. Орел
woody писал(а):
И эта задержка нам говорит о следующем - что в худшем случае (т.е. читай почти постоянно) чип будет выдавать вам данные с одинаковой периодичностью независимо от типа памяти.

вообще только мажористые тесты вроде аид(а) показывают задержки в "нс" в реальности задержек очень много и они разные на каждый вид операций (кто гнал память в теме)... так еще они все "в тактах" а не "нс". то есть при равных задержках модуль (память) с более высокой частотой будет быстрей - потому что "тактовая частота" ))) это если грубо объяснять.

_________________
Мертвый киберпанк с улыбкой мутанта... (:


Показать сообщения за:  Поле сортировки  
Форум закрыт Новая тема / Эта тема закрыта, вы не можете редактировать и оставлять сообщения в ней. Закрыто  Сообщений: 45 • Страница 2 из 3<  1  2  3  >
-

Часовой пояс: UTC + 3 часа


Кто сейчас на конференции

Сейчас этот форум просматривают: нет зарегистрированных пользователей и гости: 25


Вы не можете начинать темы
Вы не можете отвечать на сообщения
Вы не можете редактировать свои сообщения
Вы не можете удалять свои сообщения
Вы не можете добавлять вложения

Перейти:  

Лаборатория














Новости

Создано на основе phpBB® Forum Software © phpBB Group
Русская поддержка phpBB | Kolobok smiles © Aiwan