Соблюдение Правил конференции строго обязательно! Флуд, флейм и оффтоп преследуются по всей строгости закона! За статью можно проголосовать на странице материала.
Не стоит ожидать игровой производительности уровня 8700К, она будет ограниченна сильным тормозом в виде Infinity Fabric 2.0 и примерно сопоставима с HEDT процессорами Skylake-Х.
Аффтор, в таких случая принято говорить ИМХО, т.к реальность с Вашими домыслами может очень сильно не совпадать.
Member
Статус: Не в сети Регистрация: 22.07.2007 Откуда: г.Новокузнецк
Цитата:
Дальше происходит нечто странное, при чтении 32мб, то есть из соседнего ССХ, задержка увеличивается до внушительных 75нс, у 2700Х этот показатель равен 45нс.
Автор похоже не смотрел на пикчу, которую же запостил в новости. ~45нс это время чтения блоков 16мб у 2700x, при этом у Zen2 на 16мб всего-то ~16нс А на 32мб и выше у 2700x написано 60нс, против 79нс у Zen2.
Какой же ты пиз&ун! Забанить бы тебя! Если загуглить память, то попадаешь на корейский ресурс https://quasarzone.co.kr/bbs/board.php? ... _id=200029 Походу это и есть оригинал. И там уже написали что один из таймингов это CL22, что для 3200МГц память дохрена много и удивляться столь большой задержки не стоит. Но тем не менее вряд ли задержки будут как у интел в текущем поколении 55нс и меньше.
Member
Статус: Не в сети Регистрация: 30.01.2019 Откуда: у верблюда горб
Не стоит ожидать от автора творческой производительности уровня 3Дневс, она будет ограниченна сильным тормозом в виде IQ 20 и примерна сопоставима с Homo sapiens neanderthalensis.
Advanced member
Статус: Не в сети Регистрация: 07.06.2017 Откуда: Persey omicron
2 бала за трактовку
1) режим UCLK = 1/2MEMCLK а не UCLK = MEMCLK, от сюда валится латенси л3 и это норма 2) время доступа к соседнему CCX L3 уменьшилось в 3 раза, так как новый интерконект использован 3) время доступа к второму CCD равен времени доступа к памяти , что есть очень хорошо, так как текущий доступ к соседнему CCD в HEDT равен 100-125 ns при UCLK 1600мгц 4) Память ОЕМ, tCL 18 если не 20 для 3200, от сюда ловим такую латентность
Когда люди успели деградировать настолько, что им после каждой фразы надо пояснять, что это была не Истина, а мнение? Ты вообще в курсе, что гомосапиенсы не умеют изрекать абсолютных истин, всё что они выдают - имхо, по определению?
Деградировать, с тех пор, как начали тыкать незнакомым людям в общении, и слабо видящие текст и не понимающие значение выше написанного. Про истину нигде и ни кем не было сказано, а вот когда человек выдает свои размышления за фактические данные, т.е 100% достоверности информации, не поясняя, что это именно его измышления и есть деграданство.
Не стоит ожидать игровой производительности уровня 8700К, она будет ограниченна сильным тормозом в виде Infinity Fabric 2.0 и примерно сопоставима с HEDT процессорами Skylake-Х.
В двух словах: на восьмиядернике с цельным L3 все будет заведомо неплохо, а больше ядер (с учетом 16 потоков) потребуются нескоро. У 12/16 ядерных процессоров задержки будут похуже, но для того ПО, в котором их используют, это не критично (что и показывает 2700x в сравнении с i9-9900K, а TR в сравнении с соответствующими Core для 2066-го сокета): разница вполне заметная, но обусловлена она скорее бОльшими частотам Core и чуть более высоким IPC, чем задержками в L3 у Ryzen.
Когда люди успели деградировать настолько, что им после каждой фразы надо пояснять, что это была не Истина, а мнение? Ты вообще в курсе, что гомосапиенсы не умеют изрекать абсолютных истин, всё что они выдают - имхо, по определению?
Ты сейчас послал нахер все точные науки или мне показалось? Надеюсь опомнишься после своих слов
2 бала за трактовку 1) режим UCLK = 1/2MEMCLK а не UCLK = MEMCLK, от сюда валится латенси л3 и это норма 2) время доступа к соседнему CCX L3 уменьшилось в 3 раза, так как новый интерконект использован
1) откуда известно что там именно разгон с делителем? 2) уменшилось в три раза? чтение 32мб уже 75нс. Или внезапно на чиплет не 2x16 L3, а 2x8. Тогда это все обьясняет
Добавлено спустя 5 минут 47 секунд:
<TopUpdate> писал(а):
Автор похоже не смотрел на пикчу, которую же запостил в новости. ~45нс это время чтения блоков 16мб у 2700x, при этом у Zen2 на 16мб всего-то ~16нс.
ПОТОМУ ЧТО У ZEN2 L3 УДВОЕН Потому и 16нс, так как кристалл состоит из двух ССХ по 16мегабайт, а доступ к второму ССХ провал до 75нс, у 2700х этот провал 45нс
Вложение:
116147_O.png
У вас нет необходимых прав для просмотра вложений в этом сообщении.
Последний раз редактировалось rulik006 14.05.2019 19:11, всего редактировалось 2 раз(а).
Явно никаких 32мб кэша там нет, да зачем столько, скорее объединили L3 в один блок, стало 16мб, что собственно и видно на графиках, было 2 блока по 8мб, которые работают в тесте латентности как 8мб, а стало 16мб.
Сама латентность видимо будет хуже, теперь контроллер памяти же внешний.
Сейчас этот форум просматривают: нет зарегистрированных пользователей и гости: 7
Вы не можете начинать темы Вы не можете отвечать на сообщения Вы не можете редактировать свои сообщения Вы не можете удалять свои сообщения Вы не можете добавлять вложения