Производительность в кризисе слабо зависит от камня, да и грузит он только два ядра, при чем тут оптимизация род склейку или монолит?

Сейчас мы видим совсем другую картину когда йорки сливают не только нехалемам но и денебам зачастую.

А вот бульдозЕр на равных частотах похоже медленнее фенов вторых. И это уже провал.

И вот выпустили мегабуль уродца

это пока он "гадкий утенок"...

Лучше бы перевели часть фенов вторых на 32нм техпроцесс и повысили им частотный потенциал.

Я вот с большим интересом жду что именно будут оптимизировать в булях.

Вообще налицо грубая ошибка маркетологов АМД. Если бы процессоры назвали, скажем 8150 - четырехъядерным с "аппаратным" SMT - это уже был бы успех.

В А3850 есть графическое ядро.

так сама архитектура Bulldozer была нацелена на высокие частоты. поэтому проблемы тут нет.

У феномов, особенно у тубанов, налицо более высокий частотный потенциал, даже на 45нм техпроцессе.

Угу. А теперь внимательно посмотри на частоты булей на 32нм "невылизанном" техпроцессе и пораскинь мозгами, что можно было сотворить с фенами.

В свое время у них были К8 атлоны, очень больно пинавшие нетбарнсов. Вместо того, чтобы развивать удачную архитектуру АМД почевала на лаврах и откровенно проморгала выход Core 2 Duo. Это было начало тотального слива Интелу.

И вот выпустили мегабуль уродца.
Не знаю кто как считает, но я уже не верю в потенциал АМД, что она когда-нибудь родит что-то стоящее.

ЗЫ Тем временем ARM все ближе и ближе подбирается к рынку ПК. Как говорил один из инженеров NVIDIA уровень производительности Tegra 3 приблизительно равен Core 2 Duo. С учетом стремительного развития ARM процессоров и скорого выхода Windows 8 у АМД с ее "оптимизированными" бульками могут начаться реальные проблемы.

И вот выпустили мегабуль уродца.

Не знаю кто как считает, но я уже не верю в потенциал АМД, что она когда-нибудь родит что-то стоящее.

ибо частоты булей - это заслуга архитектурных изменений(длинный конвейер, маленький L1D, большие задержки L1/L2, 2xALU в целочисленном кластере и т.д.)

Архитектура NetBurst разрабатывалась, в первую очередь, с целью достижения высоких тактовых частот процессоров. Характерными особенностями архитектуры NetBurst являются гиперконвейеризация и применение кэша последовательностей микроопераций вместо традиционного кэша инструкций. АЛУ процессоров архитектуры NetBurst также имеет существенные отличия от АЛУ процессоров других архитектур.[1]

Гиперконвейеризация (англ. Hyper Pipelining).

Процессоры Pentium 4 на ядрах Willamette и Northwood имеют конвейер глубиной 20 стадий, а процессоры на ядрах Prescott и Cedar Mill — 31 стадию. При этом стадии декодирования инструкций не учитываются: в связи с применением кэша последовательностей микроопераций, декодер (англ. Instruction decoder) вынесен за пределы конвейера. Это позволяет процессорам Pentium 4 достигать более высоких тактовых частот по сравнению с процессорами, имеющими более короткий конвейер при одинаковой технологии производства. Так, например, максимальная тактовая частота процессоров Pentium III на ядре Coppermine (180 нм. технология) составляет 1333 МГц, а процессоры Pentium 4 на ядре Willamette способны работать на частоте, превышающей 2000 МГц.[1]

Для минимизации влияния неверно предсказанных переходов, в процессорах архитектуры NetBurst используются увеличенный по сравнению с предшественниками буфер предсказания ветвлений (BTB, англ. branch target buffer) и новый алгоритм предсказания ветвлений, что позволило достичь высокой точности предсказания (около 94%) в процессорах на ядре Willamette. В последующих ядрах механизм предсказания ветвлений подвергался модернизациям, повышавшим точность предсказания.[1][5]

АЛУ и механизм ускоренного исполнения целочисленных операций (англ. Rapid Execution Engine)

Так как основной целью разработки архитектуры NetBurst было повышение производительности за счёт достижения высоких тактовых частот, возникла необходимость увеличения темпа выполнения основных целочисленных операций. Для достижения этой цели АЛУ процессоров архитектуры NetBurst разделено на несколько блоков: «медленное АЛУ» (англ. slow ALU), способное выполнять большое количество целочисленных операций, и два «быстрых АЛУ» (англ. 2X ALU), выполняющих только простейшие целочисленные операции (например, сложение). Выполнение операций на «быстрых АЛУ» происходит последовательно в три этапа: сначала вычисляются младшие разряды результата, затем старшие, после чего могут быть получены флаги.

«Быстрые АЛУ», обслуживающие их планировщики (англ. Fast scheduler), а также регистровый файл (англ. Integer register file) синхронизируются по половине такта процессора, таким образом, эффективная частота их работы вдвое превышает частоту ядра. Эти блоки образуют механизм ускоренного выполнения целочисленных операций.

В процессорах на ядрах Willamette и Norhtwood «быстрые АЛУ» способны выполнять лишь те операции, которые обрабатывают операнды в направлении от младших разрядов к старшим. При этом результат вычисления младших разрядов может быть получен через половину такта. Таким образом, эффективная задержка составляет половину такта. В процессорах на ядрах Willamette и Norhtwood отсутствуют блоки целочисленного умножения и сдвига, а данные операции выполняются другими блоками (в частности, блоком инструкций MMX).

В процессорах на ядре Prescott (а также более новых ядрах) присутствует блок целочисленного умножения, а «быстрые АЛУ» способны выполнять операции сдвига. Эффективная задержка операций, исполняемых «быстрыми АЛУ», возросла по сравнению с процессорами на ядре Norhtwood и составляет од