Для разгона выбиралось следующее:
DRAM Voltage = 1.65V
VCCSA Voltage = 1.0125V
VCCIO Voltage = 1.15V

Internal PLL Overvoltage=[Disabled], DRAM Current Capability=130%, установки питания [Optimized]. Перед проведением серии тестов были выставлены: MRC Fast Boot=[Disabled], Fast Boot=[Disabled]

А теперь самое интересное.

1) Память удалось заставить работать абсолютно без ошибок, выставив в ручную Transmitter Slew (CHA) / (CHB) =1/1 и Receiver Slew (CHA) / (CHB) =1/1. Т.е. четыре единички на всех банках, поскольку эта память заводится на любых параметрах, установленных здесь; так что, просто выбрал самые быстрые. Подчеркну, именно параметры Slew помогли пройти частоту 2400 в MemTest без единой ошибки ПРИ ВСЕХ ОСТАЛЬНЫХ РАВНЫХ.

2) Улучшил вторичные тайминги, после чего задержки памяти уменьшились ("Latency" в AIDA). Чудесный параметр DRAM CLK Period экспериментально установлен в значение [8]. Он позволяет уточнить вторичные тайминги комплексно, т.е. сразу все. За минимальный ориентир можно взять номинальные значения, посмотрев их предварительно, чтобы знать точку отсчёта и приближаться к ним. Самый заметный - DRAM Refresh Interval, который измеряется в тысячах (при DDR3-1333 он чуть больше 5 тыс., при DDR3-2400 - [7800] стабильны) Как только система способна пройти POST, значение DRAM CLK Period тестируется и, если всё нормально, оставляется.

DRAM Voltage = 1.5V
VCCSA Voltage = [Auto]
VCCIO Voltage = [Auto]

DRAM CLK Period = [5]
Transmitter Slew (CHA) / (CHB) = 1 / 1
Receiver Slew (CHA) / (CHB) = 1 / 1

Internal PLL Overvoltage=[Disabled], DRAM Current Capability=130%, установки питания [Optimized].

DRAM CLK Period [5] (1...14)

DRAM CLK Period - определяет задержку контроллера памяти в соответствии с применённой частотой памяти. Можно заняться подбором данного параметра, чтобы найти лучшее значение для конкретной конфигурации. Среднее значение [5] может дать наибольшую общую производительность, хотя, это может повлиять на стабильность.

Transmitter Slew (CHA) / (CHB) [1] (1...7)

Установка параметра в значение около [3], может дать наилучший результат или стать отправной точкой для большинства DIMM -ов. Улучшение данного параметра может занять некоторое время, но может расширить потенциал разгона по частоте памяти. Лучше корректировать 1 шаг за раз, запуская интенсивный бенч или стресс-тест, чтобы отследить изменения в провальных значениях и найти оптимальное. После нахождения оптимального значения, необходимо пройти те же шаги и с параметром Receiver Slew.

Receiver Slew (CHA) / (CHB) [1] (1...7)

В электротехнике есть понятие Slew Rate (Скорость нарастания выходного напряжения), которое разработано для описания изменения напряжения с течением времени.

ВНИМАНИЕ!
-----------

Параметры Transmitter Slew и Receiver Slew должны быть найдены и установлены ПРЕЖДЕ, чем переходить к увеличению напряжений.

Параметры Transmitter Slew и Receiver Slew очень полезны для достижения стабильности работы памяти, особенно тогда, когда, казалось бы, не хватает ещё чуть-чуть: желаемая частота достигнута, настройки системы адекватны, но всё равно почему-то проскакивают ошибки. В первую очередь, эти параметры придут на помощь в таких нередких ситуациях, когда купленная O.C. -память, уже предварительно разогнанная производителем, отказывается работать без ошибок на заявленных частотах и таймингах.

Пример:
------------
Имеется пара модулей DDR3-2600, 1.7V, которые не проходят MemTest без ошибок с дефолтными настройками Slew, обычно на ~6% теста. Подбор Transmitter Slew со значением [2] и Receiver Slew со значением [5] обеспечило беспроблемное прохождение набора из 10 тестов 3 раза (Pass: 3). Примечательно, что никаких других изменений таймингов и напряжений не потребовалось: оверклокерский потенциал памяти был расширен из-за точной настройки параметров Transmitter Slew и Receiver Slew!

По наблюдениям, прироста производительности для (BH0) при переходе с 2133 на 2400 на одной и той же частоте ЦП нет никакой: в пределах погрешности и бенча AIDA и LinX. Ситуация схожа с (DH0) при переходе с 2400 на 2600 и выше, когда наблюдаестся даже некоторое падение производительности. Т.е. для (BH0) эта "ступенька" находится на одну ниже. А вот тайминги (!) на 2133 получаются куда гораздо лучшие, ведь тайминги на скоростях выше ~2000 уже играют почти такую же роль, как повышение частоты.

C ростом разгона процессора Latency чуть-чуть уменьшается, а производительность чтения-записи медленно поднимается.
Примечательный факт: При одном и том же множителе, в MemTest, при DDR3-2133 и при DDR3-2400, величина пропускной способности памяти выглядит одинаково... и составляет 21472 Mb/s.

Оптимальной формулой таймингов для данных 8Gb планок является формула: X-(X+2)-(X+2) на высоких частотах (1866-2400 МГц).

Samsung M378B5173BH0 - CH9 (4Гбит односторонние)
10-11-11-24-CR1 @2400 =1.60v.
vccsa/vccio (Auto)
i5-3570k x44

#77