Для разгона выбиралось следующее:
DRAM Voltage = 1.65V
VCCSA Voltage = 1.0125V
VCCIO Voltage = 1.15V

Internal PLL Overvoltage=[Disabled], DRAM Current Capability=130%, установки питания [Optimized]. Перед проведением серии тестов были выставлены: MRC Fast Boot=[Disabled], Fast Boot=[Disabled]

А теперь самое интересное.

1) Память удалось заставить работать абсолютно без ошибок, выставив в ручную Transmitter Slew (CHA) / (CHB) =1/1 и Receiver Slew (CHA) / (CHB) =1/1. Т.е. четыре единички на всех банках, поскольку эта память заводится на любых параметрах, установленных здесь; так что, просто выбрал самые быстрые. Подчеркну, именно параметры Slew помогли пройти частоту 2400 в MemTest без единой ошибки ПРИ ВСЕХ ОСТАЛЬНЫХ РАВНЫХ.

2) Улучшил вторичные тайминги, после чего задержки памяти уменьшились ("Latency" в AIDA). Чудесный параметр DRAM CLK Period экспериментально установлен в значение [8]. Он позволяет уточнить вторичные тайминги комплексно, т.е. сразу все. За минимальный ориентир можно взять номинальные значения, посмотрев их предварительно, чтобы знать точку отсчёта и приближаться к ним. Самый заметный - DRAM Refresh Interval, который измеряется в тысячах (при DDR3-1333 он чуть больше 5 тыс., при DDR3-2400 - [7800] стабильны) Как только система способна пройти POST, значение DRAM CLK Period тестируется и, если всё нормально, оставляется.