Ждём Ваших отзывов о материале.

Соблюдение Правил конференции строго обязательно!
Флуд, флейм и оффтоп преследуются по всей строгости закона!
За статью можно проголосовать на странице материала.

Напоминаем о том, что на сообщения новых участников распространяется действие системы премодерации сообщений.

О нарушениях можно сообщить модератору, нажав синюю кнопку #77 справа над спорным сообщением.

Посмотрим что из этого получится и какие плюшки это принесет "домашнему сегменту".

позовите комментаторов "амд не смогла ринг бас"

Добавлено спустя 1 минуту 25 секунд:

никаких. а что, топология шин внутри проца когда-нибудь приносила плюшки юзерам?

Теперь амд не смогла не только ринг бас, но и меш интерконнект

william blake
Опередил )))) тоже хотел написать, что только вот недавно свидетели интелевые вещали, что кольцевая шина есть лучшее, что изобрело человечество )))

я даже догадываюсь на что Интел можетзаменить эту кольцевую шину. думаю что красная infinity fabric обзаведется новым названием, и посинеет.

А самое главное то и не указали - какие потери в скорости на этой шине,из-за большого кол-ва ядер (более 10 ), при многопоточной нагрузке.
У Амд с её infinity fabric потерь почти нет - т.е её скорость сравнима со скоростью кешей. И получается можно масштабировать кучу ядер без потерь. Это наверное самое удачное решение в Zen.
Интел уже походу просекли свой недостаток архитектуры ))

Добавлено спустя 1 минуту 22 секунды:

Это Ёжик с Ренегадом ? ))

Последний раз читал про архитектуры Intel десять лет назад в каком-то журнале, писали про Penryn, high-k изоляторы, 45 нм, на пару страниц. С тех пор вышел тот, на котором многие сидят и будут сидеть дальше и череда клонов. Реальный прорыв был при переходе с NetBurst на Core. Видимо не обошлось без пинка AMD в лице K8. Хотя, судя по статье http://www.ixbt.com/news/hard/index.shtml?01/15/33, 65 нм Core готовилась уже как минимум с 2002 года, но называлась Nehalem, а вышла как мобильный Yonah. Сегодня мы видим очередной пинок от AMD, теперь уже в виде 16-ядерного топчика, а на дворе Zen+ и еще что-нибудь, так что Intel не расслабляется и наверняка пилит новую архитектурку, ибо на древней 15-летней далеко не уедешь.

Поправка, Nehalem - это продолжение NetBusrt, на который забили (но имя оставили), а Yonah пилился параллельно с настольной архитектурой, так как было разделение между настольной и мобильной, потом выбрали мобильную и она перешла на десктоп.

Ну да, конечно! А резкое увеличение латентности после того, как объем задачи начинает превышать размер половины л3 отдельного модуля всем лишь показалось

какие быстрые инженеры у интел, если верить фанатам амд.
амд выпустило процессоры 3,5 месяца назад. (на 8 ядер)
а интел уже все переделали, и ядер добавили, и от кольцевой шины отказались.

https://www.techpowerup.com/234392/inte ... processors
а вот полная версия.
интел заменят "Ring bus" на "New Mesh Interconnect" (и уже делало это в продуктах 2016 года)
суть которой не в том, что б гонять данные по кругу, что было приемлемо на раннем этапе с низким числом ядер.
а в передачи данных по координатам. т.е. ускорение передачи данных при наличии большего числа ядер.
т.е. ваша "инфинитифабрикванлав" уже устарела.

SmaSheR
Только вот у Интела и кэш L3 у 6900 тупо больше, а в Skylake его порезали. А в остальном да, у Rysen не радует.

Leonator, но L2 теперь большой, а L3 не инклюзивный.

Не в этом дело. У Интела латентность слабо зависит от объема задачи, пока она больше л2, но помещается в л3, а у ризена - черт знает что.
В данных тестах, кстати, максимальное подобное значение было 16МБ и такая задача помещается в л3 обоих камней.
P.S. 32 ядер на сокет в скайлейк зионах и даже их приемниках (sic!) не будет - слухи обманули

у 6900к его 20мб
у 1800х его 16 мб.
почему у интела при передаче 24мб (больше чем кеш) задержки меньше чем у амд, при передачи 8мб (половина кеша резины)?
а уж если глянуть на передачу 128мб у интела и 12мб у амд...

О как, диванные аналитики подъехали!

Забыл сказать главное по этому поводу: у Infinity Fabric при использовании DDR4 2133 bw ~35ГБ/с, разница с L3 - на порядок! Похоже, кто-то путает биты и байты

Продолжай делать выводы, основанные ни на чем - у тебя отлично получается

Это проблемы сырого контролера памяти, а не шины infinity fabric.

Тут возможно вопрос линейного прироста производительности при увеличении кол-ва ядер. Грубо -если одно ядро в приложении выдаёт производительность ,скажем 100 единиц, то 10 ядер должны выдавать уже 1000 единиц. А они выдают скажем только 900 единиц, или ещё меньше.
Тут скорее всего Интел пришла к выводу смены шины, ознакомившись с результатами 16 ядерного инженерника от Амд.
Возможно, что в однопотоке интеловский 16 ядерник превосходит конкурента от Амд , но в многопотоке уступает,и разрыв при увеличении кол-ва ядер только увеличивается.

Точный ответ знают только инженеры Интел и Амд - всё остальное -диванная аналитика.

Да-да. А чего нибудь древнее, чем 22 февраля, нету?
Что-то мне подсказывает, что ситуация уже поменялась.

Скорее, прорывом была P6, а NetBurst фейлом (замечу, что технологическим, но, отнюдь, не коммерческим - народ пер в магазин валом за гигагерцами). Core - развитие P6.


Такое может быть только при полностью параллельном исполнении, а оно вам лично интересно вряд ли. Во всех остальных случаях такого не бывает и никогда не будет.

Думается мне что все это касается лишь скайлейков Xeon и тех многоядерных, которые выйдут осенью, а те что уже анонсированы под 2066 будут с банальной кольцевой шиной.

У меня нет, возможно что-то и поменялось. Если найдешь - выкладывай, обсудим.

И как тут КП мог повлиять?
Это при превышении объема l3 должно ощущаться влияние контроллера, при меньших объемах - нет. В идеале. В случае с Ризеном, ПС IF зависит от частоты оперативной памяти, но даже двукратное повышение ее частоты не устранит проблему бутылочного горлышка.
Напрасно игнорируешь комментарий о том, что IF медленнее кэша на порядок.

Вряд ли. Проще разработать модульную архитектуру и используя ее собрать чипы как лего. У Интела же 3 или 4 разных чипа для зионов (без учета Е3).