Кстати, а не может ли этот процессор быть заготовкой под АПУшку? В конце концов, что-то же он (процессор) делал в RTG...

Любите вы спорить по пустякам. Данных нет. О чем говорить?

Masshiro
Может вполне быть с графикой

Запросто мог быть новой инженерной АПУшкой, давно же ходят слухи по 16-ти ядерный 7nm дизайн. Тогда в обычных процах будет два CCX по 8 ядер в каждом, а АПУшка 8ядер/16потоков + Vega.

Это в самом оптимистичном случае при 8 ядерном дизайне каждого CCX, в 2 раза меньший техпроцесс в принципе это позволит сделать.
Но так как интелу все равно сейчас противопоставить такому числу ядер просто нечего, то скорее всего восьмиядерные CCX припасут для Zen3, а в нынешнем Zen2 будут обкатывать шестиядерный дизайн 6+6 ядер в кристалле.

Шта ?

А чё, у сине-мельдониевых уже есть в мейнстриме 16 ядер, в HEDT 32 ядра и в зионах 64 ядра?
То то и оно, красным можно сильно и не напрягаться и в мейнстриме пока 16 ядер не выпускать, а ограничиться 12-ю.
По кол-ву ядер синие вообще не конкурент.

Толку от этих ядер если они медленней в играх чем интел?рукоблудить на ядра чтоли?

А что - у красно-сизых есть ?


Это как член 32 дюйма. Он, конечно, очень большой - но никому не нужен. Зато на пляже не стыдно


Давным давно в зионах есть многопроцессорные мамки, и в тех задачах, где они используются - это нормально и никого не пугает.

По поводу 16 потоков в сохо - дык они канают только в синебенче. К тому же вот-вот 9900к выйдет, который будет абсолютно везде быстрее, чем райзен 2700Х и синебенч резко станет ненужным

Добавлено спустя 6 минут 29 секунд:

Я 9900к и возьму за этот ценник. Не завидуй.

Добавлено спустя 1 минуту 36 секунд:

Это единственное, что тебя оправдывает. Остальное - бред сивой кобылы и кривая, несбалансированная сборка, которую ты или будешь полностью менять (мать+проц) или продолжишь сидеть на 1600 любимке

Добавлено спустя 5 минут 25 секунд:
Кстати, на мой вопрос :


XRR ответил :



Вот и все объяснения того, почему 1600й проц и 1050ти.
Я считаю, в этом ничего такого нет, каждый покупает под свой кошелек. Но некрасиво расписывать, как все хорошо в железе и другое ненужно просто потому, что нет возможности взять более мощное железо.

kib@rg у интел еще с прошлого года есть 28 ядер на чип или 224 ядра на хост, до этого 176, ранее 144, а у АМД только будет 128 (сейчас 64) и это потолок. 8 сокетные платы и платиновые зионы, конечно, экзотика, но 4х18 - вполне меинстрим, хоть и недешевый.
Хайпать по поводу склеечных эпиков - такое себе. Они хороши за свою цену, особенно в проектах, опирающихся на "ширпотребное" железо, но если речь идет о максимальной производительности на узел, серверные решения АМД пасуют.
А ТР на 32 ядра - вообще недоразумение. Надеюсь, в следующем поколении сделают HEDT с восьмиканалом и спустя лет пять я возьму себе такого монстра в домашний сервер)

Не получилось ? Пфф. По факту, этот апгрейд - не является необходимостью от слова "вообще". И выгоднее было бы продать 1080 - докинуть цену проца - и взять 2080 - 8700к раскрыл бы ее. Но не хочу
Но я просто хочу 9900к, понимаешь ? Вот хочется мне. Не боле того. Необходимости никакой нет от слова "вообще". Но ты, наверное, не поймешь, т.к.


Добавлено спустя 1 минуту 15 секунд:

Верно.

Что-то я начал сомневаться в реалистичности планов наращивания числа ядер в CCX, без полного отказа от дизайна с CCX, SDF и масштабируемостью на базе одного кристалла.
Если заглянуть внутрь CCX и рассмотреть как он устроен, окажется что какой-либо кольцевой шины внутри CCX нет, но есть прямые линки между ядрами - каждое ядро соединено с каждым напрямую отдельным линком. Таким образом, в 4-ядерном CCX ядро 0 соединено с 1, 2, 3 (три линка), ядро 1 соединено с 2 и 3 (два линка) и ядро 2 соединено с 3 (один линк). Всего 6 прямых линков.

Но что будет если мы решим сохранить такую же иерархию в CCX как у Zen, где все ядра одного CCX примерно равны, и "Every core can access every cache with the same average latency"? В 6-ядерном CCX число необходимых прямых линков между ядрами будет расти в геометрической прогрессии. Таких линков потребуется уже не 6, а 15 (!) штук и топология резко усложняется. Для 8-ядерного CCX даже считать не стал. Подсчитайте, если кому не лень.

Если рассчитывать что AMD не откажется от базового дизайна со строительным кирпичом-CCX, то либо он останется 4-ядерным либо таки действительно для настольных 8-ядерников будет вообще отдельный кристалл с дизайном отличным от того, который пойдёт в Эпики и будет масштабироваться путем склейки.

Для наращивания числа ядер в CCX походу АМД нужна кольцевая шина

k2viper У меня появились резонные подозрения, что максимум, что можно сделать на данной архитектуре - это 32 ядра 64 потока. И, как показывает практика - это очень узкоспециализированное решение. И дальше будет только хуже.
А значит по факту реальный предел такой архитектуры - 32\64, а дальше надо что-то менять.

k2viper, архитектуру CCX могут перекроить, не зря же номер версии архитектуры меняется.

узнаем после НГ. Всякое может быть.

Могут перекроить, но в какую сторону? Давай реалистично. Вводить ещё одну fabric уже внутри CCX? Делать конски сложную топологию с 15 прямыми линками внутри CCX (для 8-ядерного CCX ещё значительно больше)? Приспосабливать SDF в качестве кольцевой шины и отказываться от CCX вообще, делая каждое ядро как бы отдельным CCX? Лицензировать ring bus у Интела?
Какое-то решение AMD, очевидно, нашли. Во времени сейчас они не так зажаты как перед релизом первых Zen, поэтому я и думаю что они разработали несколько дизайнов кристаллов и ввели разделение для "настольного", который теперь будет отличаться от "серверного" (ну и APU-шки конечно тоже отдельный кристалл).
Но вот наращивание числа ядер в CCX выглядит задачей сложнее чем кажется.

k2viper, хм. Какие такие линки между ядрами? ЕМНИП, связь осуществляется через Shared L3 Cache. Задержки само собой вырастут при прочих равных, куда без этого. Но новый техпроцесс увеличит и скорость кэша L3, плюс AMD и в Zen+ его полирнули неплохо к Zen. Сомневаться особо не приходится.
http://www.hardwareluxx.ru/index.php/ne ... yzen-.html
Судя по блок схеме - всё так. Стрелочки на фото CCX - глупая условность. Вопрос в реализации "точек доступа" между "соседним" блоком L3 и "дальним".
Вообщем не надо искать проблемы, там где их нет. Intel на Ring до 8 ядер набросил, и ничего.
https://en.wikichip.org/wiki/amd/microarchitectures/zen

k2viper, вариант с аналогом кольцевой шины в каждом ccx выглядит самым интересным.

Похоже кэш таки не общий. Он "скучкован" в одном месте на кристалле, но иерархически у каждого ядра свой кэш. Иначе зачем сама AMD пишет, что The L3 Cache is made of 4 slices, и Every core can access every cache with same average latency? И стрелочки, в контексте этого, как раз изображают прямые линки между ядрами (их кэшами). При 4 ядрах в CCX их шесть. А при 6 ядрах потребуется 15, если конечно не отказываться от принципа равной возможности доступа каждого ядра к каждому кэшу. Можно ведь и отказаться... тогда будут "ближние" и "дальние" ядра уже внутри одного CCX.

k2viper, не знаю, что там на слайдах. Но судя по доступным схемам и фото кристалла с wikichip, а так же описанию, ИМХО - кэш, как там и указано "shared across all cores". Вопрос как раз и заключается в том, как осуществлён общий доступ к L3 внутри одного ССX, ведь он состоит из 4 блоков. Ядрам нечем обмениваться, кроме данных в L3.