Ты матчастью займись, специалист по большим архитектурам с малыми ядрами.


Изначально что думало АМД тебе нихрена неизвестно. Зато мы знаем чтобы у них вышло не порежь они ресурсы на 32-нм))) И они это тоже прекрасно видели. А вот что думали это вопрос)

Добавлено спустя 3 минуты 5 секунд:

А при чём тут Сэнди вообще? Это артефакт начала 2011 года. Таки матчасть подучи, где там и как что реализовали.) В текущей их архитектуре Хасвелл используются как раз 256-битные инструкции.

edal а кто отрицает что новая архитектура хуже старой? сан бридж - иви бридж тоже был более актуальным (хотя и не настолько как стимроллер).

Вообще-то по 1) Если вы конечно про блоки для работы с вещественной арифметикой речь ведёте)

ты достал уймись блин.

ед что вижу перевод на fma3 и увеличение разрядности для vmul / vlau до 256 бит (+ 1 алу 1 агу).

Добавлено спустя 47 секунд:

там 2 блока fmac по 128 бит как и в ядре сан бриджа!

При чём тут твоя картинка, мы что Сэнди Бридж обсуждаем??? Этот CPU вышел 3 года назад. Сейчас есть Хасвелл и Вишера (возможно позже появиться Каток).


А что ты ещё должен видеть кроме того что ранее могли использоваться 128-битные инструкции, а теперь и 256-битные AVX2? FMA3 это в GPU-Z посмотрел или в википедии?


Там:

"блок операций с плавающей точкой, устройства предварительной выборки и декодирования инструкций, а также кэш второго уровня существуют в единичном на пару ядер экземпляре и разделяют между ними свои ресурсы"

...Основой блока FPU являются два FMAC-устройства (Floating Point Multiply-accumulate) разрядностью 128 бит. Отличие их от аналогов в K10 заключается в универсальности: если раньше за разные операции, например сложение и умножение, отвечали разные блоки, то теперь они равноценны...

Бла, бла, бла. Блок один. Ну конечно у теоретиков два FMAC это уже аж два FPU))) Ну как угодно.

Добавлено спустя 1 минуту 27 секунд:

При чём тут вообще Сэнди и его 1 ядро? У интел всё по другому работает и с другим эффектом. Речь о Буле и будущем Кавери.

haswell это первое за долгое время изменение в архитектуре - почему нужно требовать от амд предоставить такие изменения на старом (а она уже реально стара) булеподобном симроллере? ждать не научили родители?

госпади увеличение битности 2 вектнорных блоков это еще не все - количество fmac не изменилось по отношению к санди.

ты - дурак. я вынес тебе диагноз. у того же сан бриджа / haswell их тоже 2 просто разрядность у haswell выше по 256 на юнит хотя исполнять линейно 2 инструкции по 256 бит он не особо то и может (хотя я не увидел такой возможности хотя кто то здесь о ней писал значит знает - верю на слово).
при том вычислительные юниты у всех процессоров х86 одинаковые - прикинь? то есть это и есть "х86 архитектура" и если вдруг они перестанут быть похожими друг на друга то они перестанут быть обратно совместимыми - и х86 уйдет в трубу. поэтому все блоки х86 типичны и отличаются только... хотя че это я не не пиши бред мне нравиться тебя троллить.

Ну изменения там косметические конечно, чуток побольше чем в Иви, где они тоже были, но менее значительные. Что обещали в СР помимо допдекодера я уже не очень помню. Основной постулат был что сделают "великолепный параллелизм".


Так в этих новых инструкциях и фишка, на них ставка, а не на старые SSE. В этом плане вся работа велась.


Сдаётся мне это ты дурак. Специалист по малым ядрам сидящий в этой теме и выискивающий дураков. Это просто верх дебилизма) Что он там "не особо-то" и может? Есть поддержка значит может, без всяких твоих "малых ядер", "фактически" и не "особо-то". Именно для этого и ввели поддержку 256-битных, а в Броадвелл хотят 512-битные ввести)


Прикинь ты опять о малых ядрах) Попробуй потроллить вот это:

...А вот два таких ядра объединяются в модуль. В последнем еще есть один блок FPU/MMX/SSE и т. п. (на двоих), кэш инструкций емкостью 64К и 2 МиБ кэш-памяти второго уровня...

Прикинь) Угадай это из какой статьи? Не из Орловского вестника по малым ядрам, верно? На 2 ALU - 1 FPU, это надеюсь понятно тебе трольчишка)

Ах да)

The situation for floating point is perhaps the worst of all. Each K10 core had three 128-bit floating point units. These could perform x87 scalar floating point, 128-bit SSE vector floating point, 64-bit MMX vector integer, and 128-bit SSE vector integer operations. Bulldozer has four units in its floating point pipeline. Two are for integer operations (64-bit MMX and 128-bit SSE); the other two are for floating point. In addition to the scalar x87 and vector SSE instructions, the two floating point units can be ganged together, to perform new 256-bit Advanced Vector Extensions (AVX) floating point instructions. Given that this pipeline is now shared between two threads, it's a big reduction in per-thread execution resources.

2 юнита в FPU - 2 операции на такт. FPU в K10 имел 3 юнита и мог 3 операции выполнять.

а есть еще и порты... на которых эти функциональные блоки весят, но это видимо ничего не говорит?

какая то хрень - полная охинея отрезок чего то не понятного.

Добавлено спустя 15 минут 36 секунд:

Вероятно об этом в курсе в Интел что там есть порты? Главное что не нужно более склеивать 128-битные в 256-битные.


Хм, а что там непонятного из приведённого текста? Это обзор Буля на ixbt. напиши разоблачительный пост, что нет не 1 FPU там, а 2) С твоей логикой в K10 их аж 3 было.

Добавлено спустя 49 секунд:
А по факту в модуле буля 2 целочисленных и 2 вещественных юнита в FPU, т.е. меньше чем в постоянно упоминаемом тобой Сэнди на ядро, ибо на 1 ядро в модуле может работать только один юнит (на 128-битных) и лишь при выполнении 256-битных они объединяются. Т.е. по факту весь FPU он на модуль приходится (как везде и пишут), а не на ядро. Отмечаются какие-то конфликты в их работе (юнитов).

Добавлено спустя 3 минуты 32 секунды:

Старый FPU имел 3 одинаковых юнита и формально умел 3 операции на такт. У нового - 4 юнита, но два из них целочисленные, а два - плавучка. В Сэнди два юнита на ядро, у Буля - два на модуль. 8 операций это 8 юнитов на 8 ядер в 4-х модулях.

проблема не слеить а выполнить - за наименьшие количество тактов.

дайте линк где это пишут это раз а не дербаньте по одной строчке.

не ты укурен.... ядро работает ему ничего не мешает исполнять 1 128 битную команду - 2 ядрам 2 128 битные команды у санди другая проблема оба модуля fmac в приделах одного ядра и ему приходится либо исполнять 1 128бит команду либо слеивать 2 128битные в одну и исполнять.

Видимо проблема для AVX именно в этом, прочим пока в Интел удовлетворены. Во всяком случае эффект явно есть.


http://www.ixbt.com/cpu/amd-fx-8150.shtml


Да что ты будешь делать, накуренный дурак это уже страшно) Вероятно что-то мешает в определённых моментах и исполняется только 1 команда на модуль. Может сама реализация общего PPE SMT с общим доступом на 2 ядра ущербная. Я не в курсе этого.


Да неужели) С 1 ядром вопросы отсутствуют изначально, это не модуль с общими ресурсами, нет узких мест.

Asilus их той статьи надо понимать что человек писал не особо вдаваясь в вопросы технического плана (как минимум наличие смайлов в тексте) и того:

то есть fpu у буля нет там fmac причем у первых булей это вообще fma4 - при этом он правильно выразил идею общих ресурсов - 1 модуль 1 256 битный fmac состоящий из двух отдельных 128 битных (независимых) fmac.

ничего не мешает все работает.
да неужели? (реали?)

Терминология везде разная. В нашей расейской терминлогии, пока так. FPU и юниты из коих он состоит. У буля FPU это PPE SMT состоящий из 2 целочисленных юнитов и 2 с плавучкой, общий на модуль.

По поводу Хасвелл это было сделано чтобы 256-битные AVX-инструкции выполнялись бы с той же скоростью, что и 128-битные, и декодировались бы не в режиме FastPath Double (как сейчас), а FastPath Single. Не разбивая каждую 256-битную AVX-инструкцию на две 128-битные. Порты в Хасвелл также переработали и добавили (сразу 2) - теперь их 8. Увеличили пропускною способность кешей L1\L2.

Добавлено спустя 7 минут 59 секунд:

Вряд ли ничего не мешает ибо проблем в буле море, прежде всего с кэшем. Медленной записью из 256-битных AVX регистров в память, AMD и AVX - вещи малосовместимые. И.т.д.


Рили, рили. Ды ты опять троллишь)

Asilus мне пофиг что у вас в голове - там fmac это не fpu. об этом я писал выше и привел пост с форума хобота если мне не верите то хоть погуглите по содержанию поста.

Добавлено спустя 4 минуты 37 секунд:

причем тут проблемы с кешем и исполнение двух 128 битных команд? причем вообще проблемы с avx который прекрасно исполняется.... что не скажем чтоб выкрутиться?


это вообще никак не решает проблемы fma модулей которые весят на двух первых портах я еще раз привожу эту картинку - http://www.ixbt.com/cpu/intel-haswell/newort.jpg

И мне пофиг что у вас в голове, разговор начинался с того что FPU в буле один на модуль. И называйте блок FPE SMT состоящий из 2 целочисленных юнитов и 2 с плавучкой, общий на модуль хоть как, но это FPU и есть. Он и обслуживает ALU. Это не я придумал это абсолютно во всех статьях присутствует (то что FPU общий). Если же принять за FPU юниты FMAC, то у K10 их уже 3 на ядро окажется.

Добавлено спустя 3 минуты 33 секунды:

При том что там одни сплошные недоделки, вот при чём. Речь идёт о том, что реализация работы общего FPU тоже ховно полнейшее. Проблемы с кэшем лишь продолжение проблем с FPU.

"Интересно, починят в Steamroller багу Piledriver с очень медленной записью из 256-битных AVX регистров в память? А то пока AMD и AVX - вещи малосовместимые."

"не только AVX, но и вообще запись в кэши сильно хромает. Да и чтение не блещет… Переделывать всю кэш-систему надо."

Это у автора статей по архитектурам CPU спрашивали. Говорите прекрасно исполняется?

Как не решает если:

Порты 0 и 1 также претерпели изменения — в них появилась поддержка FMA3. Седьмой (восьмой) порт Intel ввела для увеличения эффективности и снятия «блокировки» — когда второй и третий порты работают на загрузку, седьмой (восьмой) порт может заниматься выгрузкой, что раньше было просто невозможно. Данное решение необходимо для обеспечения высокого темпа исполнения AVX/FMA3-кода.

Также в Haswell вдвое увеличили пропускную способность L1—L2, при этом остались прежние величины задержки. Такая мера была просто необходима, так как 32-байтной записи и 16-байтного чтения попросту не хватило бы при наличии восьми портов запуска, а также 256-битных AVX и FMA3.

Дружище ты же полный ландырь, не нужно изображать что хоть что-то понимаешь в том что пишешь)

fma4- это набор инструкций.

И вам того же) Надеюсь недельки через 2 что-то более подробное выйдет по Кавери) Будет новый стимул для общения.

MrSlon я говорил что они могут исполнять даже fma4 в отличии от интелов которые кидались радмапами с fma4 а потом резко подобрели к fma3 и фактически буль ед процессор с fma4.
точней я не правильно выразился не исполнять а выполнять.