Ну раз нет никакой кольцевой шины или mesh и задержки доступа каждого ядра к каждой части кэша равны, значит там прямые линки одинаковой "длины" и пропускной способности. И топология этих линков сильно усложнится увеличь мы число ядер в CCX до 6 или 8. Shared L3 cache в данном контексте имхо означает как раз возможность доступа каждого ядра к всему адресному пространству L3 с одинаковыми задержками. При 6 и более ядрах, обеспечить такую возможность будет уже гораздо труднее.
Intel как мы знаем, использует кольцевую шину для объединения ядер и их кэшей в общий комплекс (и это не мешает ему также называть свой L3 "shared"), но в CCX AMD нет аналога кольцевой шины.

k2viper, есть одно отличие, Intel использует эти шины для связи L3 с I/O - шина универсальна. AMD - нет, использует внешнюю для CCX IF. А значит, блоки L3 должны быть объединены, возможно без сквозных шин.

Я не отрицаю, что будет сложнее. Но само понятие "линков" между ядрами - абстрактно. Есть доступ к L3 и обмен данными через него, а значит и сейчас нет никаких "прямых линков".

Хз. Внимательное рассмотрение структуры кэша что у AMD что у Intel показывает что ни те ни другие не используют реально "монолитный" блок L3 кэша. Так или иначе и у интела и у амд кэш состоит из долей (slices), и если Интел прямо упоминает что для их соединения и соединения остальных блоков на SoC используется Ring, то у АМД нет прямого официального упоминания структуры соединений долей кэша.
Есть только косвенные упоминания на том самом слайде АМД, где визуально изображено что-то напоминающее "полную решетку mesh" где каждая доля соединена с каждой другой долей. Физически, похоже эти соединения отмечены на слайдах как L3 CTL. И их по странному совпадению даже 6 штук
Какой-то аналог Ring bus нужен АМД, короче говоря. И судя по их последним патентам, они немало сил вложили именно в разработку этих самых interconnects, так что вполне возможно что у АМД уже есть рабочий вариант своего собственного ring-mesh.

Наконец-то интересное дельное обсуждение пошло. Между ядрами связи вроде как нет, но каждое ядро имеет равный доступ к 4м частям L3 кэша, что и изображено на слайдах. Одна часть "своя" и три "чужих". Если количество ядер вырастет, то пропорционально увеличится количество линков к кэшу. Тут будет логично предположить, что с ростом числа ядер вырастет общий размер L3. Но тогда возникнет вопрос, как его будут увеличивать? Я бы предположил, что в нём пропорционально будет увеличено число блоков по 2 мега на ядро. И в этом случае равноправная связь ядер со всеми частями кэша станет куда более комплексной, имея по 7 линков на ядро к "чужой" части кэша.
И соглашусь, что показывают близкий предел масштабируемости архитектуры в том виде как она сегодня есть. Большое число кристаллов на проц дома совсем ни к чему и частенько может быть хуже от 4х кристаллов в нагрузке под одной программой. 8 ядер на модуль и два модуля на кристалл кажется оптимальным решением, или может 4 модуля на кристалл если каналов памяти добавят. "Беспамятные" кристаллы идут хорошо как собаке пятая нога. Ими ещё надо суметь воспользоваться.

первый квартал 2019г? теперь я знаю точную дату смерти интела.

Просто "2019г", причем для Rome обозначен релиз 2H2019, а настольные по утверждению самой АМД, должны выйти после серверных.
Так что рано хороните.
Да и точные хар-ки, цены и частоты не понятны. Что если там будет +10-15% всего включая и прирост частоты и прирост IPC?



Именно про это я и писал. Причем число необходимых линков растет в геометрической прогрессии. При 4 ядрах нужно 6 линков, при 6 ядрах уже 15(!), а при 8 даже не стал считать. Топология внутри CCX адски усложняется.
Поэтому AMD и нужен свой аналог Ring bus транспорта, если они хотят увеличивать число ядер в CCX.

Однако можно ведь нарастить число ядер, не увеличивая размер CCX - просто сделать не два, а три/четыре CCX на кристалл.
Но я допускаю и что они вовсе откажутся от структуры с CCX либо кардинально его переработают, например посадив все ядра, SDF и I/O HUB на новую общую шину (аналог Ring bus). Ну, будет слегка заимствование Интеловской топологии, ну а что теперь, это не впервой

(N-1)*N/2 = 28
проблема не в том что растёт число связей, а в том, что кратно увеличивается их протяжённость с соответствующими проблемами задержек и синхронизации

Кольцевая шина - это тупик, от которого и сама Интел отказалась в пользу меша, а сейчас рассматривает альтернативы и мешу.
Так что от группировки ядер никто не отказывается. К тому же, АМД активно продвигает идею разнородных ядер внутри кристалла.

Кольцевая шина тупик для больших ЦПУ монолитной компоновки, испольуемой Интелом, а в рамках одного CCX на 4-8 ядер она может работать вполне эффективно, что собственно и демонстрирует Интел.
Ну и всегда остается вариант собрать больше двух CCX на одном кристалле. И будут желанные 12(16) ядер.

Интел, к слову, тоже активно работает в направлении разнородных структур внутри кристалла. А также многослойных кристаллов где разные слои производятся по разным технологическим нормам.

Не совсем. Кольцевая шина имеет одну особенность - чем больше устройств на ней висит, тем хуже она работает и больше ресурсов придётся потратить на обеспечение её работы. Потому Интел и вывела для себя технический предел - 10 или 12 ядер на шине (помимо ядер там и другие устройства болтаются)

2H это вторая половина 2019. Тогда как еще с конца 2017 по роадмапу/прикидкам, первые образцы появятся в Q42018 (уже пошли инженерники утекать), а сами процы в Q12019. По свидетельству некоторых инсайдеров, то январь полу-бумага, февраль продажи. Можно ссылочку на первоисточник? А то не раз уже слышал. Только без Лексагона и его аналитиков.

Добавлено спустя 5 минут 55 секунд:

10% это у Zen->Zen+, лайтовый рефрешь архитектуры/тп. Т.е. ты прогнозируешь, что от смены "мобильного" ТП уровня 16нм -> на лидершипный 7nm и сильного апгрейда проца, получится тоже самое?

У интеля вон при попытке смены 14 на 10 получилось даже не то же самое, а хуже чем было. И Zen+ уже не на "мобильном" ТП.

Так причем тут "интель"? Что он не шмог общеизвестно.


Основа та же самая, что ее лениво перевели на "хай перформанс" лыжи с большими утечками, не сильно поменяло дело.

А что такое "интелЪ"? AMD уже во всю выпускает 32 ядра на старые мат.платы, а "интелЪ" никак 8 ядер в домашний десктоп не может выпустить и 10 нм. никак не освоит что-бы без брака. Это то же самое что приводить в пример "Почту России" только называть её "интелЪ".

В огороде бузина а в Киеве дядька.
Каким образом 32 ядра в HEDT и серверном сегменте относятся к "домашнему" сегменту ?
А так то да - отличное, и, главное, верное сравнение.

Вот этого я не знаю, ты это не я, и за тебя сказать я не могу.
Наверное таким же как и тролль на зарплате у "интелЪ".

Зачем тогда пишешь откровенный бред ?

Ну так это в твоём синем понимании - бред.
В реальности это правдой и реальностью завётся. Синий фанатизм имеет одно из свойств, не замечать конкурентов, что поделаешь, у синих сектантов - "интелЪ" - усегда вПереди, и во вовсём впереди. Тем более переведи абривиатуру HEDT - это то же десктоп, и многих святая синева кинула на платформе 2066 (HEDT), признай "интулЪ" - аутсайдер с нелеквидным хламом под названием "капитализация".

Значит, есть логика в использовании протоколов-аналогов от интела , и кольца, и мешка - для общения ядер внутри ццх использовать "кольцо", а для общения между ццх и контроллером памяти использовать "мешок", в виде доработанной инфинифабрики?

Вообще-то интел сам не прочь заимствовать, у тех же АМД: сначала 64 бита - как ем64т, затем, начиная с нехалема - встроенный в проц контроллер памяти, откуда заимствовано - известно; "шина" КуПИ (квик пат интерконнект), это аналог гипертранспорта АМД, ну и видеовстройка - задумка АМД, правда, интел в осуществлении этой задумки опередил АМД, надо отдать ему должное. Естественно, и АМД занимались и занимаются заимствованием у интела, но картина должна быть полной.

А какя же альтернатива кольцу и мешку? Неужели аналог инфинифабрики?

В хедт-сегменте у интела есть 22 ядра, а в настольный они выводят 8-ядерники - 9700 и 9900, пусть долго шли, пусть дорогие - но зато кошерные, с припоем, и гончие По суммарной производительности 32 ядра АМД обойдут 22 ядра интела, а вот в настольном сегменте, восьмиядерники интела и7 9700 и и9 9900 будут посильнее ризенов 2700, особенно 9900. Пусть разница не будет колоссальной, но всё же заметной - особенно из-за лучшего разгонного потанцевала у интела. Но будут они не только лишь для всех.
У АМД останется козырь в виде более низкой цены и сочетания цена/производительность, а затем АМД выпустят дзен2, и противостояние снова накалится.

это если у амд не получится случайных стабильных 4.2ГГц по всем ядрам из-за сырого 7нм и цены в 500-700 московских рублей за АМ4 процы. И ещё разные приколы могут быть, самые страшные - это работа маркетологов (аля кальве под крышкой и 4 ядер хватит всем ещё лет на 10).

Тяжелый случай. Конкурент "домашним" процам интеля - это 32х ядерник от АМД ? Жесть, конечно.