Заблокирован Статус: Не в сети Регистрация: 12.09.2011
Koschey Bessmertniy писал(а):
на слайде была указана ПСП 0,06 ГБайт/с/МГц и эффективная частота 10 ГГц для всей видеокарты. несложно определить, что ПСП 600 ГБайт/с, а так же что ширина шины должна быть 512 бит.
Во-первых округление там 640Гбайт/с, шина обмена с ГПУ только 512бит, а все шины внутри стека 1024бит (между модулями и каждого модуля с контроллером)
1 бит за такт с каждого модуля 1ГБайт по порядку, частота каждого модуля 1,25ГГц
за такт с каждого модуля 1024 бит или только 1024/8=128 Байт.
Добавлено спустя 4 минуты 17 секунд:
svas писал(а):
Во-первых округление там 640Гбайт/с, шина обмена с ГПУ только 512бит, а все шины внутри стека 1024бит (между модулями и каждого модуля с контроллером)
1. про округление не спорю, я его тоже наблюдаю и оно погоды не делает 2. про шину обмена с GPU я вам и толкую. там 512 бит и эффективная 10 Ггц, реальная 2,5 ГГц. 3. а с чего вы решили, что будет ещё пятая микросхема с мультиплексором? мультиплексор проще встроить в каждую микросхему, собственно он уже давно является частью микросхем памяти, начиная с первого стандарта DDR. к примеру реальная частота функционирования транзисторов ячеек памяти у DDR3-1600 составляет 200 МГц.
_________________ Non limit humanus stultitia!
Последний раз редактировалось Koschey Bessmertniy 18.11.2014 13:42, всего редактировалось 1 раз.
1024бит*1,25ГГц/8=160Гбайт/с Вы только что сами писали
за ТАКТ 128 Байт с одного модуля, 128[Байт]*1,25[ГГц]=160 Гбайт/с - это с одного модуля, состоящего из 4х слоёв. всего модулей 4 распаяно. где вы 5 ГГц увидели?
Добавлено спустя 48 секунд:
svas писал(а):
он собственно в каждом модуле и встроен, 4 слоя по 256бит на входе и один 1024бит на выходе
где 5 ГГц? чтоб из 4х слоёв с шинами по 256 бит получить шину 1024 бита мультиплексор встраивать не нужно совсем.
_________________ Non limit humanus stultitia!
Последний раз редактировалось Koschey Bessmertniy 18.11.2014 13:47, всего редактировалось 1 раз.
Первое поколение памяти High-Bandwidth Memory опирается на четыре кристалла ёмкостью 256 Мбайт. Соответственно, микросхема в сборе будет иметь ёмкость 1 Гбайт. Ширина шины доступа к памяти равна 1024 бит. При скорости обмена на уровне 1 Гбит/с на каждый контакт скорость передачи данных составит 128 Гбайт/с. Для сравнения, скорость обмена данными с GPU видеокарты GeForce GTX 750 Ti достигает 86 Гбайт/с. В случае увеличения скорости передачи HBM до 2 Гбит/с на каждый контакт, скорость обмена возрастёт до 256 Гбайт/с. На следующих этапах развития HBM ожидается увеличение скорости обмена до 512 и даже 1000 Гбайт/с.
Заблокирован Статус: Не в сети Регистрация: 12.09.2011
aasheron писал(а):
И точно также дальше по сети.
все правильно 128Гбайт/с/*1,25 (на 25% выше частота)*4=640Гбайт/с а та память которую используют АМД в новой видеокарте Для более младшего решения 3Гбайт 384бит с ПСП 480Гбайт/с и 3-х канальный контроллер
svas, всё, что говорил про внешнюю шину памяти (ширина, частота) я отзываю, т.к. эта логика базировалась на неверно прочитанном со слайда значении. в настоящий момент не вижу возможности определить ни конечную ширину шины, ни конечную частоту. это может быть и 512х2,5х4 и 1024х1,25х4 и 4096х1,25х1... хотя шины шире 1024 бит смотрятся нецелесообразно. 1024 бита - это уже, ИМХО, безобразие.
Заблокирован Статус: Не в сети Регистрация: 12.09.2011
Koschey Bessmertniy писал(а):
1024 бита - это уже, ИМХО, безобразие
1024бит и частота 1,25ГГц (эффективная 5ГГц) внутри стека, в соответствии со слайдом с ГПУ будет связывать шина 512бит, а эффективная частота памяти составит 10ГГц
в соответствии со слайдом с ГПУ будет связывать шина 512бит, а эффективная частота памяти составит 10ГГц
нет там ни 5 ни 10 ГГц ни на слайде ни где-то ещё. может конечно и сделают мультиплексирование до 5 ГГц эффективных QDR и шину 1024 бита, но доказательств этого нет на слайде. и да, там есть значение 1000MHz и нет значения 10000MHz.
все правильно 128Гбайт/с/*1,25 (на 25% выше частота)*4=640Гбайт/с а та память которую используют АМД в новой видеокарте Для более младшего решения 3Гбайт 384бит с ПСП 480Гбайт/с
Для старшего получается HBM, для младшего GDDR5. Главное, чтобы сама новая память оправдала смысл перехода на нее. С другой стороны, там будет не такое адское энергопотребление как у GDDR5.
8 ГГц QDR надо было ставить в gtx980 с 8GB. Или потом сделают, как когда-то: gtx680 6 ГГц QDR -> OC GPU -> gtx770 7 ГГц QDR, т.е. 980 7 ГГц -> OC GPU -> gtx1070 8 ГГц
нет там ни 5 ни 10 ГГц ни на слайде ни где-то ещё. может конечно и сделают мультиплексирование до 5 ГГц эффективных QDR и шину 1024 бита, но доказательств этого нет на слайде. и да, там есть значение 1000MHz и нет значения 10000MHz.
Т.е. по аналогии с GDDR введут ck и wck режимы передачи адресов и данных? Ну... наверное в этом будет резон, если смогут справиться с энергопотреблением. Кстати #77 Это по псп. Т.е. действительно 4 стэка с 1024-битной шиной к каждому и 1.25GHz. Теперь встанет второй вопрос - память скорее всего будет расположена рядом с GPU. #77 Я себе с трудом представляю, как это будет выпускаться в промышленных вариантах, ну да бог с ним. Но, фактически, теперь кроме системы питания и разводки видео выходов, теперь платы в основном будут чуть ли не поголовно референсными?
Заблокирован Статус: Не в сети Регистрация: 12.09.2011
aasheron писал(а):
Я себе с трудом представляю, как это будет выпускаться в промышленных вариантах, ну да бог с ним. Но, фактически, теперь кроме системы питания и разводки видео выходов, теперь платы в основном будут чуть ли не поголовно референсными?
Вместо модулей памяти стек HBM а так все так же На картинке хорошо видно, что между контроллером и модулями, контроллером и ГПУ разные шины
Сейчас этот форум просматривают: нет зарегистрированных пользователей и гости: 22
Вы не можете начинать темы Вы не можете отвечать на сообщения Вы не можете редактировать свои сообщения Вы не можете удалять свои сообщения Вы не можете добавлять вложения