О каком полуфабрикате ты говоришь? О том, что оперативная память у Rysen может работать на частотах выше официальных? Или о том, что 4с/8т АМД продают по цене 4с/4т Интел?

При этом основная причина некоторого отставания райзена вовсе не высокие задержки, а таки IPC, который ниже чем у Skylake/KabyLake.

Egik72-2, для видеочипов многочиповая упаковка интереснее чем в ЦПУ, так как нагрузка у них практически всегда идеально параллельная, все равно что синебенч, в котором Ризен силен, в этих условиях можно оптимизировать алгоритмы планировщика и контроллеров памяти, чтобы модулю не пришлось далеко идти за нужными данными, также можно увеличить объем кэшей, что снизит зависимость производительности от латентности видеопамяти, в том числе и "чужой".

Точно не АФР) Многокристальная сборка может быть представлена логически как единый чип и кадр можно считать без изменений алгоритмов планировщика (как на одночипе), но их таки стоит доработать, чтобы минимизировать латентность и не натыкаться на бутылочные горлышки в интерконнекте.

Хуангу не дают покоя лавры Titan Z?

проблема стоит не в реализации много-чипов это уже было со слай и кроссом, а в алгоритмах. если для цпу основной частью обмена между ядрами это синхронизация потоков то с такой же задачей в слае / кроссе справляться намного сложней... и опять же стает вопрос единого адресного пространства и как его реализовывать (если это не версии "2 по цене одной") с копированием удобно аки 8гб одному чипу и 8гб другому... а дальше что? если карты уйдут в овер 16гб на чип то получается сделать мало мальскую разводку под 32гб на плате? ох... так вот проблема одного адресного пространства точно встанет и насколько она будет эффективно решена зависит конечная производительность такого решения, но есть такое понятие как "тепловой поток" окей гв100 800мм2 а теперь представим два таких чипа рядом на подложке те конечная "точка" размером в 1600мм2+ изобрести бы системы охлаждения аля айбиэм со своими сквозными "канальцами" в чипе... это я так навскидку о проблемах "многоядерных гпу" точней компоновки по нескольку чипов потому что они и так уже многоядерные у нв это гпс у амд это "геометрические движки" (те этим ограничено полноценное ядро).

Похоже на троллинг со стороны хуанга. Вы, мол, давайте клепайте, ага. И наверно тут еще замешана интел. Поведется на это амд? - вот в чем вопрос. Учитывая, что они охладели, а интелу нечем крыть, раз объявили вакансию опытного проектировщика CPU.

Можно ссылку? Это бомба!

ты похоже перепутал многочиповость и многокристальность. оно все однин кадр считает

cide
Вообще-то для приложения нет разницы, когда один кусок чипа или один цельный считает левую/верхнюю половину кадра, а второй - оставшееся.
И нарезка сцены под просчет потоковыми процессорами на разных кристаллах идентична.
Но это если как в Тредриппере, на один мост самодостаточные чипы делать.
А если сажать специализированные блоки процессоры отдельно, ропы отдельно, тогда да, единый чип для приложения и кадр считается единым целым. Во втором случае скорость интерконнекта становится критичной.

P.S. SFR на самом деле плавнее AFR, но его сложно продать и писать драйверы, прирост от второй карты крайне далек от 100%. Вторая проблема - неравномерная нагрузка. Уже простой вопрос: как делить кадр имеет весьма непростые ответы.

это не для игр такой подход
это для всяких вычислений, пример этот driver px2 и tesla
правда там не такая степень интеграции, но тоже gpu несколько

Да это просто плоскоземельщик отписался.

А расположить память между чипами, а не по бокам у них воображения не хватило?

За создание CPU и GPU с несколькими кристаллами это будущее, как только достигнет развитие в уменьшении техпроцесса (это скоро уже случится) будут наращивать площадь кристалла, а чем больше его площадь тем меньше годных кристаллов будут выходить.

Зачем? Один чип к двум контроллерам? Месье знает толк...

Че правда ?
А мсье как бэ не знает что двухпортовость графической памяти это как бэ уже устаревшие извращени,
особенно при нехватке шины на отображение кадра. А то что это удваивает ПСП и снижает стоимость, нет ?
Не не слышал.

SVG4K, Какой я тебе месье?! Попрошу обращаться ко мне исключительно "барон"!
Дуал-порт позволяет подключить I/O Hub к тем же чипам памяти, что и вычислительные модули, а последним потребуется rw доступ к этой памяти для выполнения своих функций, если есть такой тип vram, который позволяет rw доступ для обоих портов, прошу сообщить, я о таких не слышал (допускаю, что это мое упущение). Также такое решение потребует обеспечение синхронизации контроллеров памяти вычислительных модулей, что чревато накладными расходами, также можно будет поприветствовать блокировки и конкуренцию за блоки памяти.

да, не хватило. ждут пока ты намалюешь чудо-схему и заодно поможешь раскидать 20 млрд транзюков

больше кристаллов - больше отвалов - быстрей покупаны

Благодарю!