ничего нового, хотя что он может принести?)
польза только в том что вольтаж ниже, хотя не очень то он ниже стал
для примера в ddr2 было 1.8 вроде, ddr3 было 1.5 и вариант 1.35, а тут 1.1, когда в ddr4 1.2

Мой Q6600 брал 3800. Что я делал не так?! Как раз не нужно тут молодому поколению про корки рассказывать и про владельцев пней 4 у которых горели мосты на материнках и было множество глюков. Пень 4 работал на 4 ггц, но недолго, он даже на 3,73 штатной у ЕЕ топового хреново работал и как сейчас стресстестами проверяют - тогда никто так делать на подобных процессорах не рисковал - можно было утянуть материнку и содержимое, т.к. проц жрал немерянно, а о питании процессора как тогда, так, впрочем, и сейчас - никто не задумывался.

Добавлено спустя 9 минут 46 секунд:

Ну как я понимаю, это то, что они минимально получили при заданной частоте Х. Какой дурак будет писать максимальный тайминг?
Это как? Вот взял Аиду, щёлкнул на задержки, сейчас 65нс у меня, память с таймингами 11-13-13-30 2Т. Как на ДДР4 может быть CAS Latency 8,2??!!

Про DDR2, 3, 4 также кричали, что за жуткая латентность. В начале новая память была не лучше, а потом стала лучше, так и тут, ведь стандартом (когда-то) станет DDR5-6400, а сейчас DDR4 до 4000 погнать чудо, а тут видимо разгон будет до 8000.

Поддержку энергонезависимой памяти из коробки как вариант...

Ага, 7 нс против 8, при в 10 раз более медленной передаче данных. Советчик ты тот ещё, я смотрю...

Добавлено спустя 6 минут 43 секунды:

Так в том-то и фокус от разгона каждого нового поколения DDR - сохранить латентность на уровне, при вдвое возросшей передаче данных.
Не забываем ещё, что задержки увеличиваются от роста плотности микросхем (роста объёма памяти), что компенсируют ростом частоты.
Так вот, первое со вторым должно расти синхронно (и пока вроде так удавалось). Иначе, получат, что: "нам такой прогресс не нужен".

Добавлено спустя 7 минут 57 секунд:

Кто тебе сказал, что это она в тесте CL показывает? Его тестом гонять не нужно. Он в одно действие рассчитывается: число выставленных в настройках клоков / на рабочую (не удвоенную) частоту памяти.
В тесте Аиды меряется некая общая усреднённая задержка тестовых обращений к памяти: от ЦП к КП, от КП через шину к модулю, от модуля к ранку, от ранка к банку, от банка к строке и столбцу, а потом вместе с данными бегом обратно до ЦП. Поэтому она и такая большая.

Сдаётся мне, джентльмены, что к 2022 году можно было бы и 16 гигов HBM 4 сразу в одну упаковку CPU ставить.

А в Россиюшке, исключая отдельную страну - Московию, все будут продолжать сидеть на 2500-2600К, а то и того похуже при курсе доллара в 90-120 рублей.

#77

- много ли народу в мире согласятся за такую нагрузку в виде CPU, к HBM 4 доплачивать ? - продавать "в нагрузку" было в СССР модно

S_e_r_j если он как едрам в броадвелях сможет ее использовать... л4 с пропускной способностью от 256гб/с и объемом от 2гб в этом будет огромный смысл... по крайне мере для топ сегмента.

Leonator



Если латентность не росла, а производительность за 20 лет выросла, значит, увы, значения она не имеет. Может вообще не имеет значения память?)

п.с.

В теме о 2400G помню, когда я выкладывал результат с 3000 МГц CL 21 помню один умник заявил, что наверное даже 2400 МГц будет лучше на стандартных значениях CL, однако в реальности тесты показатели вот такую картину: 2400 CL15 < 2667 CL16 < 2933 CL18 < (но примерно и равно) 3000 CL21.

На 3000 с задранными вусмерть задержками реально все быстрее, причем Lat в AIDA адовый. А сейчас вот после обновления AGESA еще и под 3000 МГц завезли CL18 но сильно лучше и не стало. По моему опыту, который я получал из раза в раз возвращаясь к личному сравнению скорости памяти (это было на 939 сокете, на двух процах двухъядах Core 2 и 4770) всегда решал баланс частоты-таймингов, но если есть возможность что-то улучшить одно, то лучше память которая идет дальше по частоте, чем ниже по таймингам. В серверных задачах не знаю, а вот для: архивирование, тесты, игры. именно так.

Вторым кристаллом снизу в 2.5D компоновке пусть ставят GDDR6 кэшем гига 4 и по цене пойдет, со среднего сегмента.
А нету поправки на канальность, эта каналья лишь уширяет размер слова, с таким успехов 1 модуль ДДР5 если будет с 16 кратной выборкой, то как эти два канала - тыква вобщем.
AIDA п***ит, разные версии кажут разные цифры, а реальная латенси - один параметр от частоты и параметров на 1 выборку.

Так версии постоянно дорабатываются в части алгоритмов. До 95, например, не умели AVX, а 97 научили.
В результате этого у меня от 95 к 97 L1 "прыгнул" с 3500 по чтению и копированию на 6900.
Теперь и в стресс-тесте стало не хватать галочки AVX/не AVX.

По-твоему латенность памяти должна быть самым-самым бутылочным горлышком всего компьютера? То-то они так стараются сгладить задержки памяти наращиванием кэша. Без Л3 сегодняшние процессоры хромали бы на все ядра. Присутствие Л3 снижает количество обращений к памяти порядка пяти раз.

У меня 2х8 ГБ на 2400 и Т.1 ,пару лет как при напряжении 1.65 практически в круглосуточном режиме работают. Дискомфорта не испытываю.

VRoman я согласен с Keltis латенси было актуально когда цпу были тупы и имели маленькие кеши сейчас с ростом плотности транзисторов эти проблемы не столько актуальны, а вот псп памяти из за роста производительности самих цпу стала фактически единственной (можно рассмотреть такое например предвыборка ошибается и нужно для некой операции считать часть памяти по понятным причинам интересует тайминг на чтение который достаточно мал, но... псп все равно зарешает насколько долго ядро(ядра) будут простаивать в ожидании) все эти "мельдонии" выросли не на пустом месте, а как компенсаторы псп (те чем меньше и более запланированы обращения к озу тем лучше)... еще один пример это едрам по тх там были почти в 2 раза ниже задержки относительно озу и сверху около 10гб/с по псп, но на производительности сказывалась именно псп и объем, а не латенси (те если в л4 не оказывалось нужных данных то шло обращение к озу с уже латенси озу потом потом все это надо было "залить" в процессор с дополнительной задержкой едрама) так что даже 50нс + 20нс это грубо 70нс что уже для современных кп и озу уже большие числа, а когда то это тх л4 правда псп памяти у современных цпу еще "ширше" стала... так что в современности решают именно псп и объем.

Скорее всего поэтому ПСП и решает, т.к. задержки все еще огромные, если в больших числах то когда надо на уровне нескольких тактов задержку,
а если задержку в тактах посчитать, а не в мифических нс, то грубо разница между 50000 и 70000 да как до Луны пешком.
В связи с чем и частоту переключения задач не задирают ради кеша, и сами экзешники нужны покомпактней и библиотек поменьше.
В идеале экзешники игр должны полностью пересобираться из локальных библиотек в один файл, который будет сидеть в кеше.

Вобщем-то и я об этом, только моё мнение в том, что кэш был создан как раз для компенсации длительных задержек памяти.

В связи с этим напрашивается вопрос - не в слабом ли кэше причина такой сильной зависимости производительности райзенов от настроек таймингов?

coolio Тоже так думаю, слабость Л3 и разделённость на два куска с тормозной IF втиснутой между... Без деления на модули Райзен мог быть куда сильнее. IMHO.

Ваш оппонент просто не представляет масштабы обсуждаемых цифр. При полном кэш промахе (и в L1 ив L2 и в L3) и 70 нс "ехать до памяти", конвейеру ядра ЦПУ 4500+МГц нужно "покурить бамбук" более 300 тактов, чтобы продолжить выполнение начатой задачи. Более 300, Карл!! Этого хватит, чтобы раз 20 обнулить конвейер (что наверняка и происходит с запуском на нём на выполнение любой другой последующей задачи из очереди на исполнение). Другими словами, если решаемая задача (движок игры, например, с выкрученными в хлам дальностями прорисовки и количеством одновременно отображаемых объектов, особенно травы всякой) не влезла вся в кэш, то ЦПУ будет стабильно и постоянно ползать за данными в ОЗУ. И резкое нелинейное падение производительности в этой ситуации - именно от этого, а не от недостатка вычислительных мощностей (так бы просто распараллелили всю эту отрисовку полигонов секторами на разные ядра и - горя бы не знали + 100500 ядер ЦПУ на 100% грузили).