Возможно, это отлично демонстрирует что хороший буст можно получать только имея превосходство на уровне микроархитектуры, интересных инструкций и.т.д. А ни каких-то там оптимизаций)


Там в FPU два юнита с плавучкой, в феноме было 3. В текущей итерации вообще косяков хватает (встречаются жалобы на неадекватную работу с AVX, даже линпак для АМД на FMA постарались перевести), ибо любое разделение ресурсов чревато затыками.


Ну это без сомнений.


Нет, на одной частоте сравнивают в рамках разных архитектур и микроархитектур это куда интереснее и показательнее. А вот в рамках одной архитектуры - абсолютно малоинтересно.


Что же сразу не трамвая и человека? Сравнивают CPU разных поколений - во многих тестах по всему миру. Очень познавательная инфа. Тебе не нравится что-то? Проходи мимо. И проводи сам тесты.


А то что Феномы забросили весьма давно и кроме бюджетного Льяно так не перевели на 32-нм это не ага? При дальнейших оптимизациях, переводе на новейший для GloFo (на 2011 год) 32-нм техпроцесс получили бы те же частоты.


Зачем мне что-то сравнивать, если речь идёт о уже имеющейся информации? Есть люди куда более толковые чем ты и я. Уже всё сравнили, скажем так
http://www.thg.ru/cpu/obzor_16_cpu_s_od ... print.html
или так
http://www.ixbt.com/cpu/intel-ci7-123gen.shtml

Что-то не так кэп? Ну так сделай свой сайт и свои тесты.

для недалекого ума очень познавательно

их забросили потому что архитектура изжила себя, и из нее выжали все что могли - это слова амд, и никакой новый техпроцесс на помог бы ей. Куда ж инженерам амд до вас то, специалистов

ну уговорил, давай сравним мой профильный цпу с феномом 4 ядерным на 4.9 ггц, к сожалению он у меня только до 4.9 разогнался.
Ой, ну как же я забыл - феном же на воздухе дай бог чтобы 4-4.1 взял, вот незадача то

А теперь специально для специалистов - сравнение на 1 частоте ограничивает потенциал FX потому что у него частотный потолок на +/-1ггц выше - сравнение некорректно, что очевидно даже для идиота.

их там было 3 вот только "считали" только 2 и эти 2 юнита были 128 битные http://upload.wikimedia.org/wikipedia/c ... 0_Arch.svg
найди ты уже наконец SSE на картинке когда ж до тебя дойдет...

при это блок FMISC есть и у буля - http://upload.wikimedia.org/wikipedia/c ... ack%29.PNG
то есть количество вещественный операций у буля такое же как у к10 не больше не меньше то есть 8 ядерный буль = 4 ядерному феному. 12 ядерные оптероны = 6 ядерному для вещественных операций.
пацаны как ему это объяснить иначе?! человек прикалывается или реально кх кх...

Именно. Здесь же все умницы кроме вас. Почитайте может что дойдёт до вас.


Ради Бога, хоть из-за чего их забросили, это не мешает глянуть как они себя показывают на одной частоте. И да, новый техпроцесс и оптимизации конечно бы помогли, это было бы лучше убогого бульки. Повторяю не нравятся тесты ixbt и thg (есть и другие, на самых разных сайтах, включая именитые заграничные) сделайте свой сайт и несите свет истины людям.

По презентациям AMD - 2 mmx/x87 + 2 FMAC в буле.



Черпать воду из ванны 2 ложками вместо одной, хотя рядом стоит кружка (ядра igp)

Давай, я что против - вперёд.


А теперь специально для непонятливых, сравнение на одной частоте прекрасно показывает возможности CPU. Мы уже видели 220-ваттные 9370 и 9590, не впечатляет.

Добавлено спустя 48 секунд:

Только не только, а были. В FX они видимо уже 1024-битные?

Добавлено спустя 24 секунды:

Речь про плавучку шла, это точно.

Добавлено спустя 1 минуту 23 секунды:

Можно, а можно просто признать убогость уровня IPC FX)))

http://developer.amd.com/wordpress/medi ... _guide.pdf

Страницы 37-38.

2.11 Floating-Point Unit
The AMD Family 15h processor floating point unit (FPU) was designed to provide four times the raw
FADD and FMUL bandwidth as the original AMD Opteron and Athlon 64 processors. It achieves this
by means of two 128-bit fused multiply-accumulate (FMAC) units which are supported by a 128-bit
high-bandwidth load-store system. The FPU is a coprocessor model that is shared between the two
cores of one AMD Family 15h compute unit. As such it contains its own scheduler, register files and
renamers and does not share them with the integer units. This decoupling provides optimal
performance of both the integer units and the FPU. In addition to the two FMACs, the FPU also
contains two 128-bit integer units which perform arithmetic and logical operations on AVX, MMX
and SSE packed integer data.
A 128-bit integer multiply accumulate (IMAC) unit is incorporated into FPU pipe 0. The IMAC
performs integer fused multiply and accumulate, and similar arithmetic operations on AVX, MMX
and SSE data. A crossbar (XBAR) unit is integrated into FPU pipe 1 to execute the permute
instruction along with shifts, packs/unpacks and shuffles. There is an FPU load-store unit which
supports up to two 128-bit loads and one 128-bit store per cycle.
FPU Features Summary and Specifications:
• The FPU can receive up to four ops per cycle. These ops can only be from one thread, but the
thread may change every cycle. Likewise the FPU is four wide, capable of issue, execution and
completion of four ops each cycle. Once received by the FPU, ops from multiple threads can be
executed.
• Within the FPU, up to two loads per cycle can be accepted, possibly from different threads.
• There are four logical pipes: two FMAC and two packed integer. For example, two 128-bit
FMAC and two 128-bit integer ALU ops can be issued and executed per cycle.
• Two 128-bit FMAC units. Each FMAC supports four single precision or two double-precision
ops.
• FADDs and FMULs are implemented within the FMAC’s.
• x87 FADDs and FMULs are also handled by the FMAC.
• Each FMAC contains a variable latency divide/square root machine.
• Only 1 256-bit operation can issue per cycle, however an extra cycle can be incurred as in the case
of a FastPath Double if both micro ops cannot issue together.
• The FPU is shared between two clusters and threads. The physical registers internally are 128-bits
in size, equal to an XMM or half a YMM (it takes two internal registers to represent a YMM 256-
bit register). To represent the Instruction Set Architected (ISA) registers it takes per
cluster/thread:
32 registers ( YMM0 - YMM15), or 16 registers ( XMM0 - XMM15)
8 x87 registers



Это я тебе написал касательно haswell и прироста в x264.
IPC у FX действительно так себе, даже после рекомендуемых оптимизаций GCC.

// О! К слову про HSA, AMD и Linpack. AMD же по сути достаточно для начала выпустить ACML с поддержкой HSA. Тогда Intel в линпаке утрётся.

И? Два юнита с плавучкой в FPU (FMAC) что непонятно из текста? Заняты данные про не поддерживаемый АМД x87)))

ну конечно помогли бы, просто глупые инженеры амд на знают этого, помоги им что ли своим авторитетным советом

отсутсиве мозгов у экспериментатора
А если по делму то оно показывает производительность процессора на данной частоте и больше нихрена оно не показывает.

Ну давай сделаем даунклокинг и сравним что ли производительность фенома с 1 пентиумом, классная же идея правда?

не все я сдаюсь у человека нет даже пальца чтоб картинку открыть и мозгов чтоб осмыслить. FX - первые вышли на бульдозере. вторые аки вишера - пилидрайв изменений по вещ. операциям нет.
то есть 1 ядро к10 (аки фенома) глотало только 2 sse инструкции длиной 128 бит. что модуль буля / пилидрайва глотает 2 по 128 бит.

Ну конечно они умные) Сделайте сайт про умных инженеров АМД)


У экспериментаторов, причём любой из них они априори умнее тебя)

Добавлено спустя 1 минуту 25 секунд:

Молчал бы уже чунча) Элементарные вещи не знает. То FPU у него нет в бульках-пильках, то про FMA3 в них же он ничего не слышал. Жги дальше.

Почему это неподдерживаемый? И да, открой PDF.
Там 4 пайпа в юните:
1. FMAC/IMAC
2. FMAC/XBAR
3. MMX
4. MMX/FSTORE

Есть такие уникумы, в темах про СуперПи заявляют что АМД уже давно не поддерживает x87. О как.

Добавлено спустя 2 минуты 15 секунд:

Они для разных задач. Т.е. 2. FMAC якобы даже могут склеивать инструкции 128+128, на деле при работе с AVX (ещё первой итерацией) получается пшик вкупе с крайне медленным кэшем. AVX2 они вообще не умеют, возможно в Кавери будут, но при текущей реализации FPU это убого.

Asilus я б тебе рекомендовал угомониться ты только уже за последнюю страницу 3 раза фейлишься по крупному.

Добавлено спустя 1 минуту 41 секунду:

на презентации для тупых даже картинка была - буль склеивает 2 инструкции до получения одной 256 avx инструкции.

для avx2 нужно 2 модуля fmac по 256 бит - они есть только у haswell (пойду проверю).

Asilus
давай жги еще, специалист по тестированию процессоров
и не забудь 8080 сравнить на одной частоте с хасвелом

В данной теме для тупых написано что дя якобы есть 128=128, а реальности там кое-каково выходит. На последней презентации у них даже 6800K уделал 4670K, презентации у них очень мощные.

Чунча я же тебе писал что не тестирую и не специалист, ты можешь хоть обосраться, но пока свой сайт с тестами не создашь грошь цена твоим словам. Мы же не мои тесты обсуждаем, а сайтов типа ixbt и thg. Ох там и тупые)))