Только что заметил единый стек DDR4 128ГБайт 2933Гб/с - это для суперкомпьютеров что ли?

составная часть модуля, не?

Добавлено спустя 4 минуты 48 секунд:

PHY это объединяет шины скорее, контроллер в SoC

Добавлено спустя 3 минуты 26 секунд:
В общем итоговый вариант 4 модуля в каждом 4 слоя по 256Мбайт 256-бит с частотой 1,25ГГц объединены с помощью контроллера, контроллер связан с ГПУ шиной 512бит
Samsung и Hynix уже сделали 20нм LPDDR4 8Gbit (1 Гбайт) с шиной 256-бит и напряжением 1.1В. В конце года анонсируют, такая же память и в стеке наверно http://rlu.ru/5mhD
Себестоимость памяти в промышленных масштабах копейки For the contract prices of the 8GB LPDDR2 and LPDDR3, the price difference in 2Q14 is expected to be roughly 13.3% (LPDDR2 US$7.5; LPDDR3 US$8.5) http://rlu.ru/5miu Т.е. порядка 40$ память в стеке будет стоить. Дорогой скорее сам контроллер еще 25$
1Гбайт GDDR5 стоит 12.64$
Т.е. HBM не намного дороже - от силы в 1.5 раза и распаивать на плате ее должно быть легче

А еще хуже, когда скудоумие помноженное на завышенное ЧСВ вынуждают "обсуждать" исключительно новости про коробочки и новые крышки айфона.
#77

а ты смотрю поднаторел в терминах - теперь даже тут что то булькаешь.

зы: ну конечно 290м так не хватает ПСП что просто караул!

а вот об этом история пока умалчивает

великий обсуждатель новостей же сказал: "адское"!

интересно сколько это в граммах?.. или ваттах?.. или aasheronнах?..

Можно сравнить энергопотребление GDDR5 с DDR3 на примере GeForce GT 730. Для версии с 2048 MB 1,8 Gbps DDR3 заявлено 23 Вт TDP, а для версии с 1024 MB 5 Gbps GDDR5 38 Вт TDP. Конфигурация и частота GPU аналогична для обеих версий.

Кластеры (вычислительные, графические, СК). Но это когда начнут делать 3D DDR4.

Добавлено спустя 3 минуты 10 секунд:

#77
logic die

aasheron, вообще звучало так:

на картинке контроллер PHY является частью модуля, поэтому цитируемая фраза абсурдна. ну нет отдельного чипа контроллера, я не вижу отдельного чипа контроллера, который бы общался и с модулями и с GPU.

да aasheron слышал звон да не знает где он...

Я, конечно, понимаю, что ты у мамы дурачок, но не следует об этом оповещать всех вокруг.

C GDDR5 Самсунга, для 40нм-класса памяти, они приводят цифры в 0.3 Ватта за Gbps для 1.5V памяти и 0.2 Ватта за Gbps для 1.35V памяти.

Добавлено спустя 8 минут 22 секунды:

Соглашусь. Там часть логики в контроллере чипа и часть логики на подложке с внутренним контроллером (аналог планок памяти).


Dart-s - школота, если тебе сказать нечего, иди посмотри "Смешариков" или как там их аналоги. Не мешай взрослым.

А емкость модуля памяти не влияет на энергопотребление?

Ну это не так уж и мало. 2 GB (16 bank) с эффективной частотой 7 GHz будут потреблять по меньшей мере 33,6 Вт.

ну все же на "адское" не тянет.

По сравнению с DDR3 возможно и "адцкое".

Иди отсюда, деточка. Когда повзрослеешь и сможешь понимать написанное - сможешь вернуться.

Добавлено спустя 16 минут 26 секунд:

Это к 2Gb чипам (т.е. основной массив того, что сейчас распаивают). 1Gb чипы, конечно, жрать будут меньше. K4G4, которые распаиваются в новых картах (к примеру 970/980), поболее. Но стоит помнить, что они не всегда работают в пиковом режиме, даже под нагрузкой.

Добавлено спустя 1 минуту 45 секунд:

Учитывая, что HBM потребление в пиковом режиме в 3 раза ниже (не в последнюю очередь за счет более низкого напряжения) чем GDDR5...

Я собственно и не говорил про отдельный контроллер, пусть логика если угодно, это можно понять по пояснения к его функциям: с начала объединение шин с предоставлением доступа к GPU, затем синхронизация 4 модулей (4-х канальный контроллер памяти), затем конвертация шины 1024бит с частотой 5ГГц в шину 512бит 10ГГц и непосредственная связь с кристаллом ГПУ. Первый этап скорее всего находится в памяти, 2 и 3 в контроллере, который находится внутри GPU (например в нижнем слое)

Добавлено спустя 5 минут 33 секунды:

так и задумывалось

Там нет 10ГГц. И нет WCK (удвоения скорости передачи информации относительно СK - скорости управления).
Смотрите. При 1ГГц каждый пин шины имеет теоретическую пропускную способность в 1Гбит/c (хотя правильнее конечно, гигатранзакций, ну да упростим). В одном стэке 1024 пина шины, это 1024Гбита или 128Гбайт/с. 4 стэка будут иметь суммарную шину в 4096 пинов, т.е. в 512Гбайт/с. При частоте 1.25ГГц все 4 стэка будут работать с максимальной теоретической пропускной способностью в 640Гбайт/с.
Если же смотрим на GDDR5, там теоретическая пропускная способность 1 пина - 8Гбит/с, в 8 раз выше чем у 1ГГц HBM. Ибо и частота выше и есть WCK-частота, удваивающая (в теории) пропускную способность. Но ширина шины у HBM выше, чем у GDDR5. В данном случае в те же 8 раз. А при частоте 1.25ГГц - теоретическая пропускная способность HBM на 25% выше.


нарыл картинку по управляющей логике
#77
По потреблению DDRL #77

че правда что ли?!! вау! какой ты умный фанат смешариков! а мы тут все думали что всегда в пиковой! а посоны то не знают!

Добавлено спустя 5 минут 18 секунд:


поржал за твои коменты - там в 8 раз и тут в 8раз: т.е. ППС у них одинакова!

а как ты понял что 1.25ГГц на 25% больше 1Ггц?! гений просто! коперник вся оверов!