http://wccftech.com/amd-global-foundrie ... -critical/
Все таки такие интервью весомее Ваших беспочвенных аргументов.
Написано All products, и только FX на это определение никак не притянуть.
Хотя для Тайваньцев потеря АМД как клиента совсем незначительна, поставки по сравнению со чипами для мобилок (а там не только процы но еще и модемы, контроллеры питания и прочее) отличаются как минимум на порядок, а может быть даже и на два.

Добавлено спустя 34 секунды:

а что такое дискретный тогда?

BGA тип корпуса поверхностно-монтируемых интегральных микросхем. А разновидностей еще море, не говоря об типах распайки... Так что не путайте, тип CPU - по архитектурам базовым, как пример ARM,x86 -совместимая, Power и т.д...

65 нм — техпроцесс, соответствующий уровню технологии, достигнутому к 2004 году ведущими компаниями-производителями микросхем. В соответствии с моделями ITRS[5], соответствует удвоению плотности размещения элементов по отношению к предыдущему техпроцессу 90 нм.
45 нм — техпроцесс, соответствующий уровню технологии, достигнутому к 2006—2007 годах ведущими компаниями-производителями микросхем. В соответствии с моделями ITRS[5], соответствует удвоению плотности размещения элементов по отношению к предыдущему техпроцессу 65 нм.
32 нм — техпроцесс, соответствующий уровню технологии, достигнутому к 2009—2010 годах ведущими компаниями-производителями микросхем. В соответствии с моделями ITRS[5], соответствует удвоению плотности размещения элементов. по отношению к предыдущему техпроцессу 45 нм
22 нм — техпроцесс, соответствующий уровню технологии, достигнутому к 2009—2012 гг. ведущими компаниями — производителями микросхем. Соответствует удвоению плотности размещения элементов по отношению к предыдущему техпроцессу 32 нм.

Мы же имеем переход 28>20>14. Каждый переход увеличивает плотность в два раза. Переходов тоже два. Итого 2х2 = 4. Но у вас другая математика, и 2х2 = 0.25-0.3

Очень интересно как они сделают рабочий чип площадью в 6000 мм^2, или примерно 7,75*7,75 см. Наверняка вы нам сейчас расскажете.

65 нм — техпроцесс, соответствующий уровню технологии, достигнутому к 2004 году ведущими компаниями-производителями микросхем. В соответствии с моделями ITRS[5], соответствует удвоению плотности размещения элементов по отношению к предыдущему техпроцессу 90 нм.
45 нм — техпроцесс, соответствующий уровню технологии, достигнутому к 2006—2007 годах ведущими компаниями-производителями микросхем. В соответствии с моделями ITRS[5], соответствует удвоению плотности размещения элементов по отношению к предыдущему техпроцессу 65 нм.
32 нм — техпроцесс, соответствующий уровню технологии, достигнутому к 2009—2010 годах ведущими компаниями-производителями микросхем. В соответствии с моделями ITRS[5], соответствует удвоению плотности размещения элементов. по отношению к предыдущему техпроцессу 45 нм
22 нм — техпроцесс, соответствующий уровню технологии, достигнутому к 2009—2012 гг. ведущими компаниями — производителями микросхем. Соответствует удвоению плотности размещения элементов по отношению к предыдущему техпроцессу 32 нм.

Мы же имеем переход 28>20>14. Каждый переход увеличивает плотность в два раза. Переходов тоже два. Итого 2х2 = 4. Но у вас другая математика, и 2х2 = 0.25-0.3

Очень интересно как они сделают рабочий чип площадью в 6000 мм^2, или примерно 7,75*7,75 см. Наверняка вы нам сейчас расскажете.[/quote]

Для справки - посмотрите что есть тех процесс еще раз вам говорю - 14 нм это размер самого маленького элемента. Пример тот же Хасфеил и Броадвел 22 нм 1 млрд транзисторов 131 мм2 и 1.2 млрд и 14 нм. А рабочий чип можно сделать ЛЮБОГО размера, который позволит обработать сканнер - стоимость будет нереальная, обрабатываться будет очень долго, и частоты будут минимальные.Все дело в оборудовании и стоимости - ВСЕ. Сами посмотрите, то же самое ультражесткий ультрафиолет почему не внедрен - экономически не выгодно, в тоже время использование кучи масок для проецирования себя оправдывает. Почему 300 мм пластины доминируют? Стоимость перехода слишком высока. И для справки та же TSMC заявляла что при переходе на 16 нм нормы плотность увеличится дай бог на 35% - тут была новость, при этом Intel говорила о 15% применительно к TSMC и их тех процессу.

Чтобы совсем не быть голословным - при том что у Intel уже второе поколение FinFET #77 не видно уменьшения размеров в 2 раза.

Переход с 22 нм на 14 нм "сжал" вычислительные ядра Intel Atom на 64% Переход с 22 нм на 14 нм "сжал" вычислительные ядра Intel Atom на 64%
Местами даже больше. Но у вас другая математика...

Для большей точности
GM200 28нм 8000млн транзисторов 601мм площади
GF110 40нм 3000млн транзисторов 520мм площади.
8000/601=13,311 млн транзисторов на мм2
3000/520=5,769 млн транзисторов на мм2
13.311/5.769=2,307 раза.

Hawaii XT 28 6200 438
Cayman XT 40 2640 389
6200/438=14,155
2640/389=6,786
14.155/6.786=2,085

У Nvidia и AMD почему-то двухкратная разница выходит с запасом. Может они что-то делают не так?

http://i-ekb.ru/2014/12/samsung-nachinaet-vypusk-14-nm-izdelij-s-ispolzovaniem-finfet/ - читайте.
Как поясняют представители Samsung, переход на 14-нм позволит снизить энергопотребление на 35% или повысить на 20% скорость переключения транзисторов, а плотность их размещения на кристалле при этом увеличится на 15%, если сравнивать с 20-нм изделиями.
По сообщению представителей Globalfoundries, чипы, выполненные по нормам 32нм, имеют на 40% больше транзисторов в сравнении с 45нм продукцией. Ничего так математика? А вы не думали, что все дело в том что разные блоки имеют разные размеры? И не все транзисторы одинаковые в том же процессоре? Там и ячейки той же памяти есть - тоже транзистор но другой. У каждого производителя при этом разные средства проектирования - не просто так тоже. И вы картинку видели - это слайд из презентации Intel - если вы посмотрите на размеры - увидите, что даже при применении 2 поколения FinFET о 2х кратном изменении размеров транзистора речи не идет.

Добавлено спустя 5 минут 10 секунд:


В конце новости самая соль - изменили дизайн некоторых блоков - для тех кто не понял, изменили количество транзисторов в логическом элементе. И следовательно изменился размер. Читайте сначала, а потом постите. Журналисты и не такой заголовок запилят.

w1zzard Вы видите что при переходе с 40 на 28 нм плотность выросла более чем в два раза? Видите. Это факт.
Вот вам картинка от самого интела http://images.dailytech.com/nimage/Inte ... e_Wide.jpg
960млн транзисторов при 131мм на 22нм. 1300млн при 82мм на 14нм. Рост плотности 2.16 раз.
Где тут 25-30% ?


И все это верно для всех техпроцессов. На 28нм ячейка памяти меньше чем на 40нм. На 40нм меньше чем на 65нм.
Википедия говорит об двухкратной плотности при смене техпроцесса, интел показывает на картинке повышение плотности в 2 раза при смене техпроцеса. Математика показывает рост плотности в два раза при смене техпроцесса. Но у вас математика - другая. Реальность видимо тоже.

Ядерный бред. Как вы вообще сравниваете длину и площадь? Любой самый маленький элемент имеет не только длину, но и ширину, а их произведение является площадью. Но в вашей реальности размер определяется длинной или шириной.




Что-то я не вижу в оригинале заявления про 15% повышение плотности. Наверное потому что его там нет, как и слова "или". Про 15% скорее всего имеется в виду что 7420 меньше 5433 на 15%, но сами чипы то имеют разное количество транзисторов. При это он будет на 20% быстрее и 35% более экономичным. Даже по ссылке зднет нет ссылки на оригинал слов "пердставителей сосунга".
Но у вас своя математика, своя реальность и свои заявления от самсунга.

Спрошу теперь у Вас:
Какие GPU AMD из текущего ассортимента выпускаются на GF?



Разве я спорю с очевидным? С тем, что AMD планирует перевести большинство заказов на GF. Они сами об этом говорят.
Речь лишь о том, что из всех продуктов, уже присутствующих в модельном ряду (а не будущих) GF производит только FX.



Нам доподлинно известны эти цифры: менее 1%. Т.е. как минимум, 2 порядка. А на деле больше, поскольку AMD + Nvidia в прошлом году формировали примерно 1% от объёма производства TSMC.
Но только эти цифры говорят о численном выражении и не учитывают стоимости кристаллов/пластин. Думаю, Вам очевидно, что именно чипы AMD и Nvidia - самые дорогие из производимых тайванцами. А, учитывая условия сотрудничества с Nvidia, можно с большой долей уверенностью говорить о том, что именно с Хуанга TSMC имеет одну из самых больших удельных долей выручки.

Но! Именно для производства чипов для этих двоих приходится делать самые большие вложения в производство!
Т.е. TSMC может позволить себе послать записных аутсайдеров глобального рынка, коими являются сегодня AMD и Nvidia в пользу куда более крупных и перспективных Apple, Qualcomm, MTK. Под них нужно совсем другое литографическое оборудование, там совсем другой процент выхода годных чипов и там возможна полная унификация производства. А вот уже GF и Samsung вынуждены подъедать за TSMC, поскольку им не до жиру.

Так что поиск новых подрядчиков фаблес производителями отмирающего рынка ПК - это не движение вперёд с их стороны, а вынужденная мера после того, как их выкинула TSMC.

Подозреваю что это может быть не так, чипы для телекоммуникационного оборудования могут быть не дешевле. Например оборудование для 40g\100g каналов, LTE оборудование и т.д.

Вот ооочень сильно усомнюсь, что в этом оборудовании могут быть сравнимые по площади чипы, или, хотя бы, чипы, выпускаемые на том же типе техпроцесса.

и далее по тексту идет прямое сравнение одинаковых чипов произведенных в рамках 2х техпроцессов.
Если вы с английским дружите, то поймете о чем речь, если нет для вас перевод и будут заниматьь на 15% меньшую площадь. Как ни странно space имеет значение и площать что и есть увеличение плотности на 15%. Опять же вы говорите о элементарной ячейки памяти, но не все транзисторы имеют такое строение. Различные устройства в процессоре имеют различный вид и компановку - изменив её вы измените и размеры самого устройсва и транзистора.
Про площадь - вы полный неуч - 14 нм это не площадь транзистора ни в коем разе, сначала посмотрите на фото транзистора и посмотрите что есть эти самые пресловутые 14 нм. Дальше посмотрите картинку которую вам давал выше на размеры самых маленьких устройств в транзисторе - сравнение 28 и 14 нм по версии Интел. Площадь всегда идет в единица измерения в квадрате. Так что обратно в школу учиться и учиться. Вот ссылка http://i-ekb.ru/2014/12/samsung-nachinaet-vypusk-14-nm-izdelij-s-ispolzovaniem-finfet/ там внизу указано - перепечатка с данного сайта. Здесь сразу не нашел. Вы живете в реальности где даже понятия что есть микроэлектроника и что такое техпроцесс нету. Видно все понимание из таких вот заметочек и складывается.

там написано что все виды продуктов уже производятся, и далее по тексту что они хотят полностью перевести к ним все производство в дальнейшем.
Какие именно модели знают только они, у меня нет доступа к коммерческой информации, как и у Вас. Но по тем крохам которые можно встретить в интернете становится понятно что там уже не только FX.

тоже хотел написать, можно еще сетевое оборудование сюда добавить. Насколько мне известно на 28нм там уже много чего перевели.

вы считаете чипы поштучно, а правильнее сравнивать пластины, и там врядли будет два порядка, но что то близкое к этому.

тоже не совсем верно. Посмотрите что сейчас занимает наибольшую площадь мобильного чипа. Видеоядро. А оно прекрасно масштабируется и уже мало чем отличается от дискретной графики начального уровня.
Так более того, тот же А8Х яблочный уже по площади сопоставим с двухядерными процессорами интел, a если сравнить с Broadwell то получается на 50% больше 128 vs 82mm2.

Добавлено спустя 2 минуты 52 секунды:

все именно так, как Вы пишете. 14нм ни в коем случае не площадь и никакго 2х кратного снижения размера нет

Неа, по тексту там ничего не говорится про одинаковые чипы.

Да, я неуч, покажите мне одномерные транзисторы размером 14нм. Я жду.

У транзистора есть длина и ширина, у транзистора есть расстояние между транзисторами(у каждого элемента есть такие характеристики).

Вот картинка от самого интела:
#77
Уменьшились все элементы как в длину, так и в ширину, плюс уменьшились расстояния между ними.
Снижение длины+ширины= снижение площади. Снижение расстояния между элементами = увеличение плотности.

Но у вас транзистор занимает 14 одномерных нанометров.

Вы сами себе противоречите, не так давно спорили что в 2 раза изменится размер. Не будет такого, там используется все тот же самый 20 нм техпроцесс для создания транзистора, но сам по себе транзистор выполнен по технологии FinFET - о чем опять же в новости написано. Так же если вы прочитаете до конца новость, то затвор там методом осаждения висмутового сплава - вот размер затвора и есть эти самые 14 нм. При этом длинна соединений и прочего упала не так значительно, как у той же Intel ввиду обкадки техпроцесса и использования других типов подложек. 14 нм, 20 нм - еще есть подложка и дизайн блоков. Часто он решает дай бог. Да и в рамках одного и того же тех процесса существует столько подразделов и способов компановки - об этом дисеры пишут и наши ученые кстати тоже, что говорить вот в рамках этого тех процесса всегда будет 2 увеличение плотности - ну просто глупо.

Размер это длина или ширина? Или площадь?



У интела и 22 нм и 14нм - оба FinFET. Что используется там?



Картинка от интела с площадью SRAM ячейки на 22нм и 14нм - выше. Площадь самой ячейки снизилась почти в два раза. И я думаю что двухкратный барьер при совершенствовании техпроцесса для SRAM ячейки они пробьют.


В общем перестаньте позорится, извинитесь и признайтесь что не понимаете что изображено, про что говорится на вами же предоставленной картинке.
#77

У меня элемент занимает 14 нм, а если совсем точным быть ширина плавника - затвора для FinFET транзистора. Вы читать научитесь что вам пишут. Ячейка памяти это элементарное устройство, которое производят для обкатки техпроцесса. Все намного сложнее, когда идет речь о таких вещах как арифметическо-логические устройства процессора. #77 как пример рентген процессора с еще планарными транзисторами - но даже там понятно, что та же память и другие блоки сильно отличаются и по длинне соединения и по компановке.

Ну хорошо, раз это ширина, то какова же длина?

http://22century.ru/computer-it/5722 - читайте раз в гугле забанили. И сразу - количество ребер, а значит и геометрия самого транзистора, его положение и его соединения притерпели изменения - это касается только транзисторов Intel, как выглядят от Самсунга вопрос. Они используют другой тип подложек и легирующих компонентов. Чтобы было понятнее читайте http://www.chipnews.ru/html.cgi/arhiv/02_07/4.htm , еще не плохо и вот это прочитать для самого общего понимания чтобы тут не писать непонятно что http://compress.ru/article.aspx?id=9629 . В Интел это уже n-е изменение геометрии транзистора. И при этом соответственно изменяется и компоновка самого чипа и длины метранзисторных соединений и так далее. Что не все транзисторы в чипе одинаковые я уже устал вам напоминать.

Добавлено спустя 2 минуты 42 секунды:
А вот другой подход при тех же проектных нормах длинна затвора отличается от Intel на 4 нм. Как это повлияет на компоновку объяснять не надо? http://habrahabr.ru/post/164159/

Добавлено спустя 29 минут 37 секунд:
Вот вам пример фото броадвела - посмотрите на компоновку и разницу при одних и тех же проектных нормах. И опять же вспомним, что при 22 нм тех процессе ширина затвора была не 22 нм, а все 26.

Добавлено спустя 1 минуту 30 секунд:
И зачем вам длинна затвора если затвор вертикально расположен? По словам Интел приблизительно 45 нм.

По вашей же ссылке.


Я вам по секрету намекну - на 14нм техпроцессе ширина затвора тоже не 14нм. Тогда снова встает вопрос. Что же такое 14нм и 22нм?

По вашей же ссылке.


Я вам по секрету намекну - на 14нм техпроцессе ширина затвора тоже не 14нм. Тогда снова встает вопрос. Что же такое 14нм и 22нм?[/quote] 14 нм это ширина самой маленькой части затвора, если быть точным - пика плавника. В среднем Интеловские 14 нм это примерно 16-20 нм. В разных публикациях разные значения. Интел перекомпоновала сам транзистр - вот вам и изменение размеров. Но такое сделано только в рамках 14 нм, до этого FinFET только сам плавник переделывали в плане внутренней геометрии. Я вам говорю - #77 смотрите какие разные транзисторы и соответственно размеры. Вот еще для понимания - http://www.extremetech.com/computing/193200-intels-14nm-broadwell-chip-reverse-engineered-reveals-impressive-finfets-13-layer-design Вам по секрету - 3 вида транзисторов минимум используется в процессоре и у всех параметры свои. Вот и все. При этом никто не знает, какую геометрию затвора будет применять Самсунг - подложка другая и леганты другие и межчиповые соединения из другого материала. Поэтому и есть техпроцесс с одинаковыми проектными нормами, но с разными показателями энергопотребления и производительности.

Добавлено спустя 5 минут 3 секунды:
У китайцев в рамках 22 нм технологии как раз с размером 22 нм затвор. У каждого свой метод измерения этих самых проектных норм. И тем более свои технологии получения транзистора и его геометрии, я уж умолчу про саму подложку которая сильно меняет и геометрию и размеры транзистора, и то что соединения тоже все меняют. Я процентов на 90 уверен, что та же TSMC и Самсы будут использовать похожее на 22 нм транзисторы с 3 стоками как у Интел было. При этом ни высоту, ни геометрию нигде никто не публиковал - соответственно что там будет одному технологу известо этих заводов. И уж точно о 2х кратном уменьшении речи не будет. Вот ктсти об Интеловском почитайте http://semimd.com/blog/2015/01/05/solid ... k-finfets/