SRAM-память на самом деле более быстродействующая в сравнении с DRAM-памятью, однако если каждая ячейка DRAM-памяти состоит из одного полевого транзистора и одного конденсатора, то ячейка SRAM-памяти — как минимум из шести полевых транзисторов (есть варианты с числом транзисторов 8 и 12). Понятно, что при таком количестве транзисторов на одну ячейку микросхема SRAM-памяти просто не может иметь такой же объем, как микросхема DRAM-памяти. То есть модули SRAM-памяти, во-первых, были бы меньшего объема в сравнении с модулями DRAM-памяти, а во-вторых, стоили бы дороже.

т.е. много SRAM, даже 1-2 Гб, никто из за цены и размеров модулей ставить не будет.

Кэш-память построена на триггерах, которые, в свою очередь, состоят из транзисторов. Группа транзисторов занимает гораздо больше места, нежели те же самые конденсаторы, из которых состоит оперативная память. Это тянет за собой множество трудностей в производстве, а также ограничения в объёмах. Именно поэтому кэш память является очень дорогой памятью, при этом обладая ничтожными объёмами. Но из такой структуры, вытекает главное преимущество такой памяти – скорость. Так как триггеры не нуждаются в регенерации, а время задержки вентиля, на которых они собраны, невелико, то время переключения триггера из одного состояния в другое происходит очень быстро. Это и позволяет кэш-памяти работать на таких же частотах, что и современные процессоры.

А что там с частотой HBM2? 700Mhz? Конечно, если у новой HBM будет супер-низкая латентность - это будет хорошо тем, в первую очередь, что если проц в Веге обратится в L1, а там не будет нужных данных - он обратится в кэш L2 за данными и если, вдруг (так бывает в 3-5% случаев), там не будет нужных данных, то пойдет запрос в память HBM где низкая латентность (если она таковой будет, разумеется, ведь расположение на подложке снижает задержки, но в достаточной ли степени, чтобы начать называть память - кэшем?) позволит получить нужные данные. Но HBM сами кэши L1 и L2 не заменит.