Именно так и произойдет.



У тебя SDF при этом не сваливается в "режим совместимости", а знаешь почему? Не знаешь потому что архитектуру своей системы ты не знаешь.
У тебя материнка X370 и её чипсет всё равно соединён с процом по 3.0, даже если ты видеокарте форсируешь режим совместимости.
А что будет, когда ты в свой X370 вставишь проц с "родным" 4.0, но чипсет материнки и видеокарта и всё остальное будет 3.0 и форсирует проц в режим совместимости по всем IFOP. SDF тоже упадет в режим совместимости. Вот и получится, что не раскрылся проц без материнки новой.
Причем судя по упоминаниям как система в этом режиме совместимости всё время крашится, работы ещё предстоит много.

Добавлено спустя 5 минут 56 секунд:


Проблема в том что ты до сих пор не разобрался в устройстве архитектуры Zen и взаимосвязи функциональных блоков внутри. Вникни, разберись. Не всё так просто как кажется.

Демонстрирую что я имел ввиду, мнение иксперта:

Но мы то знаем, что между X470-X370, да хоть А320 разницы нуль.

Вот еще:
#77

Мне можешь не верить - тогда разберись в предмете сам. Тявкать куда легче чем вести аргументированный диалог опираясь не только на "экспертное мнение", ещё и как-то подкрепляя его. Твоё экспертное мнение, что Zen2 в X370 полностью раскроется, подкреплено чем?

А на скрине это не экспертное мнение а это я просто набросил на вентилятор

k2viper, да что ты несёшь, то? Угомонись. Стандрат PCI-e обязывает наличие обратной совместимости. А как? По интерфейсу и протоколу - вкусе в чём отличие? Новый процессор будет иметь физическую возможность работать с интерфейсом 4.0, но будет задействовать протокол для 3.0 в силу ограничения на материнской плате. Так причём тут ввод-вывод, если КП повешен на свою шину к ОЗУ, чипсет будет на 3.0 (тебе что мало его возможностей?), а для GPU предтоп хватит и 3.0. Где-то есть исследование, что Zen медленнее из-за того, что ему мало скорости по шине от Pci-e контроллера к GPU или задержки по ней высоки? Что ты несёшь, разбирающийся? Каким образом версия Pci-e для GPU, ограничит внутреннюю шину IF? I/O Hub переведёт Pci-e контроллер на использование протокола 3.0 - и всего-то.

Т.е. по факту даже 8\16 тебе не нужны ?


Потому, что захотелось


Так вопрос-то риторический. Если бы ты почитал об этом - вопросов бы у тебя не было.


А что, все 2ХХХ могут запросто всеми ядрами 4.35 ? И поэтому ты думаешь, что новые 3ХХХ так же смогут в 4.5 всеми ядрами легко ?


XRR великодушно не читает эти посты.


Это тебе Лиза Су сказала ? на самом деле мы точно не знаем. Если и искусственный - то интел об этом не говорит.


Так у интела если так брать - там, где 2700Х сможет 4.35 по всем ядрам - там интель сможет 5.4 по всем ядрам


Запустить то позволит - но, возможно, не будет никакой разницы между 2700Х и 3700Х (например) кроме +150 мгц по старому ядру. А в новой Х570 (вангую) уменьшат задержки и разница будет приличной.


Доподлинно не известно. Так же можно ванговать, что Трамп "зажимает" поставки в европу


А как там дела с 12 ядрами ? Что-то тоже не заметно на горизонте.


Звучит логично. Время покажет.


А у зена всё нет и нет. Что так ?


"Просто игнорируйте это" (с) 7 красных линий

k2viper
Что ты придалбался к PCI-e 4.0
3.0 везде хватает даже для 2080ти

zzzzzzz Ты просто не понял, о чем речь и про что k2viper писал

Это как покрутить. Для игр - да, так как 16Гб/с с лихвой для загрузки текстур/геометрии/.etc и передачи команд. А кто видел значения latency для Pci-e разных версий?
4.0 и выше для потоковой передачи данных по сети/с накопителя в больших объёмах - VR.

Чушь он пишет уже который раз. Контроллер Pci-e будет иметь совместимость. Контроллер. Причём тут внутренняя шина процессора, не совсем ясно. Что ей может дать поддержка внешнего Pci-e 4.0, и как его отсутствие её ограничит - то же не ясно.

Форсируй знания, полезнее будет. С перепугу ли Scalable Data Fabric должна переходить в какие-то режимы совместимости. С чем? Для Pci-e попросту будет задействован протокол версии 3.0 с родного в будущем 4.0.

Один на чипсет - другой - на GPU. Можно даже забить и оставить чипсет на 3.0x4 - всё-равно быстрее DMI3.0(те же 4 линии) на ~20%.

Нужность определяется технологическим развитием. Если 8/16 будет как лоу сегмент, вместо 1500Х за 159$, то да, он мне не нужен.


Причем тут 2ХХХ? Техпроцесс совершенной иной, не имеющей связи с Samsung/GF, TSMC обычно с частотами не лажает. Да и архитектура будет переработана. Пониманию, не привычно со времен 2600K@5.0 мыслить иначе, но в данном случае ожидается ощутимый прирост IPC по отношению как к Зен+, так и к ядрам используемым в Coffee Lake. Поэтому 4.5 по всем ядрам, превращаются в 4.5х1.15=5.175мгц по всем ядрам, что вроде не плохо.


Продолжай в том же духе.


А что с ними? Пока стоит вопрос 12 в топе, или 16.

и ни один даже не пытается прочитать статью и вникнуть как взаимосвязаны функционально блоки внутри Zeppelin, и почему они связаны именно так а не иначе. Я все понимаю - тупость, недалекость, но английским по белому же разобрано функциональное устройство проца, почему не прочитать и не понять



Не только чипсет. SDF соединяет все IO, CCX и DRAM. Это вообще ядро всей Зеновской сказочно масштабируемой системы обмена данными между всеми сказочно масштабируемыми блоками. И работает оно сейчас синхронно с PCIe и памятью как раз для снижения задержек. Поменяется частота (стандарт) PCIe, придется или дополнительную буферизацию на шине устраивать (плохо для задержек), или таки откатывать режим работы SDF также в режим совместимости. Хотя кажется что PCIe это стандарт, что обязана быть совместимость - вот именно что обязана. Но так фундаментально разработчики устроили Zen, такие решения для масштабируемости применили. И вряд ли от этих решений откажутся, ведь масштабируемость это краеугольный камень всей архитектуры.

Только в ваших фантазиях будет 5мгц по всем ядрам,дай бог 4.5 бы брали да и по производительности на ядро всеравно не догонят интел.

Контроллеров PCIe в кристалле два. Один с видяхой работает, второй с чипсетом (говоря упрощённо). Обоим в X370 придется работать в режиме совместимости - на более низкой частоте. Стандарт обязывает. Значит, между "более скоростной" внутренней SDF Zen2 и "внешней" 3.0 нужна будет дополнительная синхронизация-буферизация. Которая скорее всего, и съест весь профит от ускорения SDF. Это я и имею в виду когда говорю что проц не раскроется в полной мере.

А тебе об этом с утречка спецкурьер интела приезжал рассказывать и просил выйти на работу настраивать оборудование, ну ты крут

Еще раз на бис - у интела со времен сандаля прироста по частотам в разгоне практически НЕТ(IPC подрос но вау там и не пахнет), напомнить сколько это длится? У резинок между тысячниками и двухтысячниками есть, что мешает продолжению роста в трехтысячниках?

Да-да, никаких таких процов которые позволяли запускаться в AM3-AM3+(про 2-2+ и 2-3 и вовсе молчу) не было в природе, отрыв на разных матерях был коллосальным прекращай клоунаду, да будут какие то потери но не такие чтоб их называть приличными, если не прибегать к уловкам вида 2133 память на старых матерях и 3600 на новых... И кстати, задержки ЧЕГО ты собрался уменьшать в логике переферии, а если речь о разводке плат то оно и сейчас есть, только тоже почему то не потрясяющие результаты прироста если сравнивать один сегмент. Ну и главное как это меняет факт незапуска 8000й серии на 100/200 серии чипсетов у интела, ивики с хасями хоть питание реально разъединяло то сейчас то что?

Так ты же писал про апгрейд на новый, многопоточный зен на тайчи ?А по факту оказывается, он тебе не нужен, этот новый проц ? Или нет ?


Причем тут техпроцесс ? Было же давно сказано - не стОит от нового техпроцесса ожидать скачка частот. Его и нет. Написано же - будет 4.5 (по факту это по самому быстрому ядру, там, где сейчас у 2700х 4.35), причем это не гарантирует 4.5 по всем 8 ядрам.


Где стоит вопрос то ? В головах нефанатов ?



7 красных линий, бро.

Добавлено спустя 3 минуты 49 секунд:

Я же написал "мы точно не знаем". ты хоть читай


Я понять не могу - разве не виден прирост ? Он же есть ! Вон, 4.35 на ядро сделали 2700Х, у нового 3700Х будет аж 4.5
А интел еще чонить допилит - и сохранит, по факту, разницу в 1 ггц.


Обращаться за примерами в прошлое в данном случае бессмысленно и глупо. Сейчас все иначе


Маркетинг. Да, интел казлы и чо ? Не покупай интел. Вон, написай им в тапки - и не купи новый 900к\9900к, так сказать, проголосуй рублём !

Это потому что ты, если и читал статью, то увидел в ней фигу. Не осилил при прочтении представить, как оно в реалтайме работает и что происходит при тех или иных изменениях режимов работы функциональных блоков.
Раз статью читал и имеешь мнение отличное от моего, давай аргументированно возрази - в чем я конкретно не прав, как по твоему будет функционировать обмен данными CCX-SDF-PCIE и обратно, в случаях когда PCIE будет в режимах 4.0 и 3.0 а SDF предположительно всегда в режиме 4.0.

Добавлено спустя 2 минуты 40 секунд:


Эти тут не в курсе, что такое настоящий эксперт

Хороша молитва. Аминь.

Ну само собой. Ведь в очевидные вещи вы не верите. Все так и было задумано, ОК

Бабка нашептала? Для ОЗУ им попросту стало лень вводить множитель - отвяжут скорее всего, ибо в частоту шину упрётся DRAM.
Да-да. Теперь у нас от разгона ОЗУ (завязана на IF) и шина Pci-e стала гнаться. Вот это поворот.

С внешними устройствами.

Извини за вопрос, но тебя головой не били? Какой 4.0 у SDF, если режим Pci-e инициализируется для Pci-e контроллера (два отдельных) вне SDF в I/O Hub?

Интересно, почему источник делает акцент на том как нестабильно работат инженерная платформа?

Если бы PCIe 4.0 не было и отличия в вроде как уже доведенной до ума платформе были бы минимальными, то с чего бы инженерная платформа так плохо работала?
Думаю, там именно PCIe 4.0 материнка, проц PCIe 4.0, но видеокарта наверняка 3.0 (просто потому что 4.0 ещё нет), и видимо работает эта связка пока хреновенько.
На материнке заточенной под 4.0, должны стоять ретаймеры заточенные под PCIe 4.0, и видимо что-то идёт не так у проца контроллер которого с одной стороны работает в 3.0, с другой стороны вынужден работать через ретаймеры, потому что они физически стоят между процом и видеокартой и щелчком пальцев убрать их нельзя. Ох чую, непростую инженерную задачку АМД подкинула разработчикам материнок

Добавлено спустя 4 минуты 51 секунду:


Нет, в Zen это фундаментальное архитектурное решение, призванное снизить задержки. Ведь DRAM это общий ресурс не только для "близких" CCX но и для "дальних" CCX и дальней периферии в случае многокристальных конфигураций. Одинаковая частота работы основного разделяемого ресурса (DRAM) и SDF призвана минимизировать необходимую буферизацию и снизить таким образом задержки.
Об этом прямым текстом есть в статье, которую ты если и читал, то теперь ясно видно что нифига не понял.



Конечно гнаться PCIe не будет, но при кратном увеличении скоростей в связи с повышением стандарта, потребуется дополнительная буферизация. Что плохо для задержек доступа между PCIe и остальными блоками системы.

В ДНС к примеру - да. На свою голову отдал от 2700Х кулер, и когда с процем возникла якобы проблемка (в т.ч. общение с гарантийным отделом) меня вежливо попросили принести и его (если дефект подтвердится). При том никакие уговоры и прочее не действовали. Хорошо, проблема оказалась не в проце и ситуация разрешилась сама собой. А упёртый ритейлер - это страшная вещь

В общем, ждем нового, революционного Зена.
И пусть мне потом мне будет стыдно - но зен2 выйдет афигенно классным и будет быстрее 9900к раза в два и стоить 100$.
Честно говорю - пойду и сразу куплю два. Нет, три.