где вы это опять увидели? нету у них общего адреса, также видео карта под себя резервирует динамическое адресное пространство в этом нечего не изменилось.

а до вас это еще не дошло?

ну поначалу говорили об общем-народ подхватил.теперь говорят о разделяемом-народ(и вы) подхватили.

как бы я говорил изначально что общего ждать не стоит, как и в ps4.

Почитайте http://blogs.amd.com/developer/2011/08/01/cpu-to-gpu-data-transfers-exceed-15gbs-using-apu-zero-copy-path/, или по любой ссылке из поиска http://www.google.com/search?num=100&hl=ru&safe=off&client=opera&hs=ZiM&channel=suggest&q=amd+zero+copy&oq=AMD+ZERO+COPY&gs_l=serp.1.0.0i19j0i30i19l2j0i8i30i19l4.27301.28682.0.30700.4.4.0.0.0.0.172.542.0j4.4.0...0.0...1c.1.5.serp.i68ThMQbLbw вам наверное будет интересно узнать что появилось уже более 1,5 года назад.

Ага, а ещё у меня 500 тысяч одномегабайтных хардов - они просто расположены в одном 3,5 корпусе и читаются несколькими головками

Угу и активного охлаждения для нее. Да и ни один идиот не будет делать планки памяти GDDR5 - скорее всего кто-то из экспериментаторов может распаять чипы на МБ, но это неплохо поднимет стоимость платы. А учитывая, что АМД-шные встройки это обычно nishtchebroad edition - весьма сомнительно, чтобы у такого решения было логическое обоснование кроме одного - АМД просто спускает отбраковку от PS4 и будущего Х-ящика в ритэйл.

edal
сам то читал на что кинул ссылки?

Вы бы сами почитали, чтоли... как нечто сверхвыдающееся превозносят отсутствие участия PCI/PCI-E шины в доступе к памяти, при этом все так же идет динамическое выделение памяти...

Добавлено спустя 8 минут 28 секунд:

О общем могут говорить только школьники. Ибо будет достаточно много эпических лулзов, если ГПУ и ЦПУ одновременно обратятся к одной ячейке с операциями (и хорошо если чтения, а если записи?) Тогда нужно задействовать отдельный контроллер памяти с достаточно интеллектуальным арбитром, который не будет позволять производить запись на область, пока на нее идет чтение/запись от другого устройства. И то, этому арбитру придется анализировать длинные цепочки (что во-первых убьет скорость, а во вторых - адски сложно в реализации).

динамическое выделение памяти - это не аппаратные проблемы(а скорее даже возможность) а графического сервера, и сделано чтоб ЦПУ "случайно" не выбросил графические данные при работе с памятью, и при передаче ему адреса он имеет прямой доступ к данным без перемещения или копирования данных. Должно же как то контролироваться содержимое ОЗУ. Тем не менее совместная(поочерёдная) работа над одними данными возможна без копирования данных по принципу

А кто после этого воспрепятствует ЦПУ обратиться к тому же объему данных и его слегка затереть другой информацией, потому что он, ЦПУ не будет считать ее занятой процессом? Батенька, без арбитра, который будет задавать кто имеет право записывать, а кто только читать - там такую жесть получить можно, что мама не горюй.

Я не отрицал наличие арбитра и даже писал ранее

о приоритете графики...
Арбитр - это необходимая часть АПУ, как единого устройства

edal нечего нового ты не открыл, все что будет в играх это старое доброе резервирования памяти под gpu, для каждой игры свой размер какой укажет разработчик на этом все.
остальное в играх не какой пользы не принесет, только вред и за высоких задержек.

XIMERA123
Разговор начинался отсюда

что не есть верно...

Добавлено спустя 5 минут 8 секунд:

А разве это аппаратные проблемы?

Если я вобще правильно понимаю, то именно КП и занимается адресацией, а не процессор или графядро. То есть контроллер памяти и будет заниматься "разбором полётов" какую для кого информацию читать, записать, перезаписать. Тем более, если я правильно понимаю, обращение к памяти происходит последовательно, что исключает одновременный доступ. И вобще, кто знает подскажите, какие вобще данные на обработку процессору может посылать видеоблок? Я так понимаю обычно всё на оборот, процессор формирует данные на обработку видеоряда и посылает их в видеокарту в память, дальше они(данные) там обрабатываются и выводятся на экран. Или же если графика занимается вычислениями то просто возвращает результат. В итоге зачем процессору могут вобще понадобиться затирать данные, которые переданы графядру на обработку, до получения результата (тут имеется ввиду если общая память)? Вобще на просторах википедии я вычитал, что FPU это и есть блок х87 (привет КЭП), и АМД именно потому их и уменьшила, потому что собирается этими вычислениями нагружать видеоядро. Я к тому, что фпу спокойно себе работает как сопроцессор и проблем с адресацией не возникает, почему графядро не может работать по тому же принципу?

это вы на диване анализировали?
http://developer.amd.com/resources/hete ... cture-hsa/
unified address space for cpu and gpu

в большей степени да, но и софт должен будет это поддерживать.

все верно у процессора и видео карты свой собственный контролер, возможно гибридный но сути это не меняет.
данные они смогут получать либо синхронно что поставит на колени как gpu так и cpu, (crossfire) но будут иметь одно общее пространство. или по очереди тактами, что реализовано в сегодняшних apu (в гибридной графики).

да я вот решил эту проблему обычным планировщиком запросов к памяти и общим контроллером памяти.
всегда выполняется первый в очереди запрос, а потом по списку... и не надо всего того что вы описали. ))))
EasyMod вы испортили им всю малину... ну зачем так резко обламывать всех? ))) я хотел эпичной битвы. только маленькая неточность
http://www.ixbt.com/cpu/x86-cpu-faq-2006.shtml#54 - вообщем тут подробней "Предвыборка данных" ну и ветки тож интересно почитать)
но фактически контроллер памяти все же главней чем любой блок работы с данными и любой "планировщик" в нем решит любые проблемы. ну и опять таки общий контроллер общий буфер адресов - если что то меняет данные об этом узнают и гпу и цпу.

Добавлено спустя 5 минут 15 секунд:

а вы не думаете что это можно реализовать и с единым пространством адресов?

в этом нет смысла, так как пропускная способность памяти для двух устройств упадет в разы, увеличатся задержки. это жирный костыль который обойдется дороже отдельной памяти.

Опять же, это либо динамическое выделение памяти с четко разграниченными зонами, которому уже дохрена и более лет, либо риск, при достаточно большом объеме данных, того что один из компонентов перепишет данные необходимые другому.

P.S. Если бы все данные можно было бы безболезненно делить между ПУ, не стояла бы проблема распараллеливания потоков вычислений - сделал "много ядер и общий кэш" и радуйся жизни.

покусали друг друга чтоли
вы с дивана когда слезете,коллеги?
вот картинка

объясните нам,несведущим в архитектурных изысках,что такое
1.unified address space for cpu and gpu
2.gpu uses pageable system memory via cpu pointers
3.fully coherent memory between cpu&gpu
нечто,появляющееся в амдшных апу только в 2013 году
поиск по
Heterogeneous System Architecture вам в помощь

Такое там: ГПУ может читать (не записывать) из выделенного для ЦПУ (то самое зеро-копи), но все свое складывает в отведенном ему месте. ЦПУ читать в отведенном для ГПУ не может. ГПУ может занимать чуть ли не всю память свободную, в отличие от жестко резервируемого объема (видимо, АМД внезапно открыли для себя чудеса динамической аллокации памяти). Вот, вообщем-то и все в HSA.
Ещё вопросы?

P.S. Более того, фактически нет никаких препятствий, чтобы так читала и дискретная видюха. Да, это будет дольшее, ибо через PCI-E, но тем не менее - вопрос в дровах. А вот реальная совместная работа над данными - до этого ещё как до Луны раком (причем все без исключения).

P.P.S. Кстати, все перечисленное требует минимальных правок в ЦПУ, и не таких уж больших правок в ГПУ. Самое забавное, что до уровня эффективности работы связки ALU-планировщик-FPU ещё так и не дошли, ибо сложно сделать нужный планировщик.