TSC! Russia BOINC-manager
Статус: Не в сети Регистрация: 19.01.2010 Откуда: Санкт-Петербург
воттакая С точки зрения архитектуры ЦП - это дозагрузка имеющегося ядра, чтобы было меньше простоев выч. блоков. Но с точки зрения программ оно выглядит так же как полноценное ядро. Просто если попытаться все такие "ядра" загрузить работой одновременно (особенно схожей работой), скорость счета на каждом из них в отдельности упадет почти в 2 раза.
Поэтому и написал, что не стоит удивляться, что Xeon с HT показывает скорость 1 потока ниже чем у Core 2 Duo. Но конечно он задавит эту несчастную корку чисто количеством - молотя в 20 потоков(10 физических ядер) одновременно, против 2х у C2D.
А я о чем? Сейчас все упирается в IPC декодера, он физически не может загрузить 2 ядра и FPU. Разделят - будет заметно лучше.
Декодеры и так отдельные, у них только кэш общий. То что сами декодеры слабее, это да, но если вдуматься, то всё компенсировано частотой. феном: 3 инструкции за такт (сложная+2*простая), суммарная длинна инструкции не более 16 байт. буль: 2 инструкции за такт (сложная+простая), суммарная длинна инструкции не более 16 байт. корэ ай: 3 инструкции за такт (сложная+2*простая), суммарная длинна инструкции не более 16 байт. Плюс буфер/кэш декодированных инструкций.
Member
Статус: Не в сети Регистрация: 10.05.2011 Откуда: Москва
Tosser писал(а):
Декодеры и так отдельные, у них только кэш общий.
На модуль (2 x86 ядра и 1 FPU) сейчас один декодер.
Tosser писал(а):
буль: 2 инструкции за такт (сложная+простая)
На x86-ядро, попрошу заметить. Потому что там 4 инструкции за такт он выдает в общем. Плюс после него стоит Dispatch unit, который тоже работает через одно место.
Member
Статус: Не в сети Регистрация: 29.05.2013 Откуда: Украина Керчь
Я уже писал о стимроллере и пишу еще раз, мой источник достоверен на 200%, можете посмотреть мои ранние посты, стимроллер даст 30% прирост производительности на такт, частоты будут ниже пилдрайвера (ориентировочно 3,5ггц для апу топового) это даст примерно 15% прироста по сравнению с тем же пилдрайвером. Отвечаю еще раз- СТИМРОЛЛЕР ДЛЯ АМ3 ПЛЮС БУДЕТ, ТАКЖЕ ЕЩЕ 2 ПОКОЛЕНИЯ ПРОЦЕССОРОВ ПОСЛЕ НЕГО БУДУТ ОБРАТНО СОВМЕСТИМЫ С АМ3 ПЛЮС! ( наподобие, как в ам2 некоторые после обновления биос можно было ам3 проци ставить) и еще, на данный момент оставлять совместимость с fm2 не планируется для апу это рас, сначалачала выйдут мамки fm2 плюс, а спустя несколько месяцев процы это два, в fm2 плюс можно будет вставлять старые любые fm2 проци это три, стимроллер на am3 плюс скорее не будет уже называться fx и не все проци будут иметь свободный множитель это четыре, набор логики амд 1090fx вероятней будет это пять. Еще вопросы по амд есть? Спрашивайте, постараюсь ответить. (кроме откуда это ты знаешь- у меня знакомый человек работает в отделе проэктировки x86, все что за рамки неразгошения не выходит раскажу, хотя я это еще 8 месяцев назад расказывал, не тут правда, да и тут несколько недель назад говорил)
Member
Статус: Не в сети Регистрация: 29.05.2013 Откуда: Украина Керчь
Чипсет есть, вопрос только ставить ли его в массовое производство еще не решен, набор новой логики даст pci-e 3.0 (48 линий) южный мост 8шт сата 6гб/с , 6шт usb 3.0 (возможно 2шт будут заблокированы, не знаю почему) шина связи между мостами будет в 2 раза быстрее. Кстати да, на этом форуме я чуть более месяца зарегестрирован
Еще вопросы по амд есть? Спрашивайте, постараюсь ответить.
Что с контроллером памяти намечается? Будут ли какие-то изменения в L3 cashe проца? С разгонным потенциалом есть хоть какая-то инфа? Максимальное количество модулей какое намечается? И последнее, но чуть ли не самое главное- что с энергопотреблением и тепловыделением?
TSC! Russia BOINC-manager
Статус: Не в сети Регистрация: 19.01.2010 Откуда: Санкт-Петербург
Tosser писал(а):
Декодеры и так отдельные, у них только кэш общий. То что сами декодеры слабее, это да, но если вдуматься, то всё компенсировано частотой. феном: 3 инструкции за такт (сложная+2*простая), суммарная длинна инструкции не более 16 байт. буль: 2 инструкции за такт (сложная+простая), суммарная длинна инструкции не более 16 байт. корэ ай: 3 инструкции за такт (сложная+2*простая), суммарная длинна инструкции не более 16 байт. Плюс буфер/кэш декодированных инструкций.
Вроде же все последние core i имеют декодер на 4 инструкции/такт в каждом ядре. Это у самых первых корок только 3/такт было. Как раз одно из существенных архитектурных преимуществ за счет чего Intel почти всегда обгоняет AMD по уровню производительности на 1 ядро.
Ну а бульдозер/пиледрайвер (с 2 инструкциями на такт как теоретический предел - больше через декодер не пролезет) - сразу выделяется этим явным слабым местом. Так что увеличение декодеров до 4/такт - то, что доктор прописал! Точнее насколько помню из презентаций, декодер переделывать не будет, просто их будет 2 одинаковых (по одному на каждое ядро, вместо одного на модуль).
Я уже писал о стимроллере и пишу еще раз, мой источник достоверен на 200% ... Спрашивайте, постараюсь ответить.
А когда стоит ждать стимроллера на десктопе? Последнии слухи что мне попадались говорили о первых числах января 2014. Что на этот счет говорит ваш источник?
Сейчас этот форум просматривают: нет зарегистрированных пользователей и гости: 27
Вы не можете начинать темы Вы не можете отвечать на сообщения Вы не можете редактировать свои сообщения Вы не можете удалять свои сообщения Вы не можете добавлять вложения