а Westmere/Nehalem относятся к 1366(настольная версия, там QPI к чипсету идут, а не только как межпроцессорная шина)
Человек прав. В LGA1366 QPI использовалась для связи процессора и IOH. С этой точки зрения QPI выполняет функции аналогичные HT в платформах с сокетами AM у AMD. #77
Mokujin_82 писал(а):
в 1366 и 2011 платформах, остальные довольствуются DMI. Если что.
По своим задачам DMI аналогична UMI от AMD. Задачу, аналогичную HT в чипсетах AMD, DMI не выполняет ни в одном чипсете Intel.
Member
Статус: Не в сети Регистрация: 16.12.2008 Откуда: Воронеж
Koschey Bessmertniy писал(а):
да правильная она, вот только на ней виден контроллер PCI-E в процессоре, а значит она относится не к 1366 сокету, где был QPI, а к 1156, где его отродясь не было ни в каком виде.
1156 сокет это Линфилд, а на слайде написано Nehalem что сразу дает ложную мысль о 1366(Bloomfield), хотя они оба относятся к архитектуре Nehalem
Koschey Bessmertniy писал(а):
кстати, впервые кольцевая шина появилась в чипах GPU радеон Х1хх0, где выполняла роль шины памяти.
QPI соединяющая процессоры в многопроцессорных конфигурациях - не кольцевая. Другое дело что кольцевая шина соединяющая ядра, кеш и пр., впервые использованная в серверных 8-ядерных процессорах Nehalem-EX и потом во всех процессорах начиная от Sandy Bridge
Sandy Bridge
Иными словами, работая над микроархитектурой процессоров Sandy Bridge, разработчики были вынуждены серьёзно задуматься об организации удобной схемы взаимодействия между функциональными узлами, находящимися в процессоре. Применявшееся ранее обычное перекрёстное соединение смогло послужить в двух- четырёх- и шестиядерных Nehalem, но для модульного процессорного дизайна с большим количеством различных ядер оно уже не подходит.
Собственно, это уже было учтено в восьмиядерных серверных процессорах Nehalem-EX, где для соединения вычислительных ядер и L3 кэша была использована принципиально новая технология. Эта технология, которая успешно перекочевала и в Sandy Bridge, – кольцевая шина. В перспективных процессорах вычислительные ядра, кэш, графическое ядро и элементы северного моста объединены специальной кольцевой шиной с QPI-подобным протоколом, которая позволила существенно сократить количество внутрипроцессорных соединений, необходимых для маршрутизации сигналов.
использует сходный(или аналогичный) с QPI протокол и её тоже можно так назвать(по ошибке по факту), но тем не менее говоря о аналогии AMD-HT и Intel-QPI, имеется ввиду именно межпроцессорная шина, а не внутренняя.
_________________ AMD Phenom II X6 1055T, Asus M4A79 Deluxe, 4gb(2x OCZ Titanium XTC OCZ2T11502G), PowerColor Radeon HD 7970 3GB
Если в Carrizo будет контроллер DDR4 (а я надеюсь, что он там будет)
Он будет там, поддержка DDR4 обещалась. Но тем не менее и на FM2+ работа тоже обещалась. А для Атлона х4, как многие берут с внешней видеокартой, DDR4 нисколько не важна.
_________________ Быть воином интел - это бесконечная битва, каждый воин клянётся писать ежедневно, что у АМД всё плохо, теряет рынок, плохие дрова, плохие процессоры..
огромная же видюшка по площади. могли бы напихать туда тонну процессорных ядер .
Ну не знаю, навскидку площадь видео примерно 100 кв.мм, если речь идёт о 28 нм, не так уж и много, тем более пока толком неизвестно про HSA, кто знает, может быть это оптимальное соотношение по площади между ядрами и видео для данной концепции.
На FM2+ вообще хотели прям на мат-плате распаять чипы GDDR5,но позже передумали.
Это были фантазии неизвестно кого. Сама AMD лишь упомянула в одном из тех. доков о том, что контроллер памяти Kaveri знает, что такое GDDR5. Привязки к сокетам и конкретным продуктам этот функционал не имел никакой. Он мог вообще остаться незадействованным.
Сейчас этот форум просматривают: нет зарегистрированных пользователей и гости: 18
Вы не можете начинать темы Вы не можете отвечать на сообщения Вы не можете редактировать свои сообщения Вы не можете удалять свои сообщения Вы не можете добавлять вложения