Я и не говорю, что у Райзена плохая шина, но все же анализируя кучу тестов, видно, что во многих задачах она узкое место.
Не знаю, как тебе, но с самых первых обзоров мне было понятно, что именно IF ограничитель, так как КП завязан на скорость работы IF. Если IF не может выше взять частоту, то КП тоже. Поэтому новости о дополнительном делителе в Zen2 на работу IF и КП, воспринял очень положительно.
Есть куча других суперпроводников, эти я от балды перечислил. Но в любом случае ты не можешь знать наверняка, какие материалы используют в текстолите для конкретных дорожек соединения в текстолите.

Скинул в том посте.

Между тем, я верно распознал назначение нового делителя в агесах под Matisse - UCLK=MEMCLK/2 - для разгона памяти в космос путём уполовинивания частоты контроллера и связанной с ним части SDF.
АМД совершенно не стесняется кукурузных решений, ведь главное заявить о поддержке высоких частот памяти, и неважно какой это будет ценой. Вот из таких нюансов и складывается весь мой скепсис и ирония по поводу того что АМД делает. И да, если кто надеялся и верил что АМД отвяжет частоту памяти от частоты SDF (IF), этого не случилось. Но в качестве косточки, для того чтобы заявить о номинальной поддержке высоких режимов работы памяти, бросили новый половинный делитель.

https://www.ixbt.com/news/2019/05/11/am ... -5000.html

Еще раз о когерентности, он становится узким место, если над одной задачей работают два ядра. Даже если эти два ядра в одном CCX, а уже тем более в разных кристаллах. Но большая часть современного софта в сути, просто для каждого ядра создаёт свою отдельную задачу, чтобы оградить от когерентности.
Ну да в играх, такое не получится, поэтому для тредрипперов и делали для игр особый режим, который бы юзал только один кристалл с более высокой частотой.
В сути для Zen2 будет тоже самое. В играх будут стараться делать так, чтобы юзался только один CCD или CCX, хз как правильнее для Zen2. А L4 кэш как раз будет как-то компенсировать работу с памятью.

Откуда это видно? Именно, что не работа с подсистемой памяти, а шина является узким местом?

А не наоборот?

Не поверишь - могу.

Каждый твой пост в этой теме говорит об отсутсвии оного у тебя в принципе.
Ибо ты настолько деревянный что не понимаешь что люди тратят деньги на то что им интересно. И наличие/ отсутствие твоего благословенного интела не говорит об их материальном положении от слова никак.
Где вас таких выращивают

L4 кэша в IO чипе нет, это лишь влажные хотелки, не имеющие воплощения в реальности. Если бы он был, он бы уже засветился в инженерниках.
У Интел и АМД разные принципы организации кэшей в цпу с кольцевой шиной и Ryzen (цпу интел с Mesh имеют иной принцип организации кэшей). L4 не поможет процессорам АМД в той мере, в которой он помог Broadwell с его кольцевой шиной и его принципом организации кэшей, т.к. АМД использует виктимный принцип для LLC. https://www.anandtech.com/show/11170/th ... and-1700/9

Добавлено спустя 3 минуты 20 секунд:



Обрадовались тому, что АМД не особенно скрываясь завезла вам кукурузную возможность гнать память, замедлив IF? Да уж, радость запредельная. Можно было бы радоваться если бы АМД отвязала UCLK от MEMCLK совсем, но этого нет и по видимому не будет.

Вот когда процессор появится для проведения реальных тестов, тогда и станет видно, где именно находилось узкое место - в КП или IF.
До сих пор AMD озвучивала лишь ограничения на частоты памяти в зависимости от числа занятых слотов и числа банков в модуле памяти.

Я за тебя рад, честно, но с одной стороны ты вроде взрослый, а с другой речи школьника.

Добавлено спустя 1 минуту 40 секунд:

медь, и палладий в межслоях.

Добавлено спустя 58 секунд:

Завал фронтов это тоже задержка)))

Да, дополнительная. Но основная задержка от коррекции помех и искажений сигнала не зависит.
А именно она влияет на работу тракта КП-оперативная память и быстродействие системы.

Извини, не увидел. Ты бы ещё на точку URL-привязку сделал
В общем-то, разница между Core2 и P4 почти в 2 раза делает незаметными остальные оптимизации.

Лютая безграмотность и непонимание сути обсуждаемого вопроса. Даже комментировать не хочу.

Отмечу только что с усложнением и разделением ядер и кэшей по CCX и чиплетам, стоимость поддержания когерентности и эффективность её поддержания неизбежно падает. Но мы будем радоваться, АМД же ради добра суёт чиплеты одного сорта для всех рыночных сегментов.

Память узкое место, но во многом из-за привязки КП к частоте IF. IF становится узким место, в однопоточных приложениях из-за того, что не позволяет КП работать на частотах выше. В многопотоке может стать узким местом, если упирается в скорость шины.

Ты так уверенно пишешь об Zen2, будто уже выкатили полный обзор его архитектуры. Так пишешь реально, словно AMD тупо перевела Zen1 на 7нм и закинула их в чиплетный дизайн. Опять же отвергая различные нововведения призванные улучшить работу различных компонентов внутри процессора.
Обзоры всё покажут.))

Добавлено спустя 12 минут 49 секунд:

Ну если ты свидетель секты высоких FPS дрочеров, то конечно печалька. В сути и так с самого начала объявления Epyc Rome и чиплетного дизайна было понятно, что это процессор не для этих сектантов.
Другим же и Атлона 200ge будет достаточно для игр. Не говоря уже о более мощных процессоров. А уж для игр 12 ядер с 5ггц на один два ядра будет выше крыши.

Есть достаточно много достоверной технической информации, как предоставленной самой АМД на презентациях, так и данные о тестировании инженерных образцов в различных базах типа Geekbench и Sandra. L4 кэша нет и это факт. CCX 4-ядерный и это факт.
Тупо АМД перевела Zen на 7нм или не тупо, можно гадать. Но очень вероятно что многие строительные кирпичи-блоки из которых строился Zen, принципиально не изменились. Это видно хотя бы по тому что АМД не смогла уйти от организации ядер в кластеры-ССХ, не ушла от привязки частоты SDF к MEMCLK, не сумела добиться принципиального прогресса в улучшении частотного потенциала КП (для чего и добавила кукурузный MEMCLK/2 режим для разгона памяти до красивых цифр).
Различные нововведения, конечно, есть. Но фундаментальные слабые места Zen никуда не делись в Zen2, а кое где добавились и новые. Это достоверно видно из тех фактических данных по архитектуре и засветившимся в сети инженерным образцам.

Добавлено спустя 1 минуту 10 секунд:


Двухчиплетные 12-16-ядерники в большинстве игр будут сливать своим же одночиплетным собратьям. Примерно так же как тредрипперы сливают одночиповым Ryzen.

Добавлено спустя 3 минуты 53 секунды:


А у тебя в профиле написано "киберспорт", ты судя по всему свидетель того что глаз не видит больше 24кадров в секунду и 8гб памяти?

Мдя... Какую же ты тупость пишешь.

Так ведь в Cinebench не упирается - значит, шины хватает.
А то что в память упирается - это проблемы КП, а не шины.
Ну и по числу ядер масштабируется от одного кристалла в Ryzen до 2-х в Threadripper и 4-х в EPYC.

Это лишь домыслы и твои влажные фантазии. В реальности, почти 2 кратное увеличение производительности с плавающей запятой.


Другой производитель чипов, тех. процесс => другие инструменты проектирования, производство=> допиливание-оптимизация архитектуры а также инструментов с инженерами TSMC. Ты даже элементарного не знаешь.

AVX? Так ведь он нинужен. С выходом Зен2 станет ещё более нинужен, когда окажется что новые любимки нещадно тротлят упираясь в лимиты при стресс-тестировании с AVX.

В очень нишевых случаях. Широко разнести ценник уже не получается.

Ты кроме AVX знаешь вообще что нибудь ?
Дам тебе совет, иди читай про SIMD что бы не позориться, и желательно про сто двадцати восьми битный FMAC