Ждём Ваших отзывов о материале.
Соблюдение Правил конференции строго обязательно!
Флуд, флейм и оффтоп преследуются по всей строгости закона!

А неплохая идея однако, с кышем 3 левла. Скажем 4метраЛ2 и 10метровЛ3 - должно получиться мощно

вопрос в друго... когда это все внедряться будет? ведь АМД так же хочет внедрять графические решения в ЦП... да + тут еще и этот Z-RAM...
толк от этого Z-RAM, если она способна работать только
Камешки то работают на частотах в 6-7 раз больше!

идея z-ram канешна харошая тока со скоростью не ясно.......
а вот опера из нее выйдет отличная тока стоить буит

400 МГц??? Смысл тогда? Оператива с такой же скоростью работает... Ну задержки конечно меньше, но все же... не лучше ли тогда втрое меньше кэша, но раз 7-8 быстрее?

Второму пню в свое время кеш L2 работаюший на половинной частоте ядра не очень помог...
У селеронов был кеш в 4 раза меньше, но они были быстрее...

Только в два. На Celeron A было 128Кб кэша, который работал на частоте ядра. На Пнях 256Кб, и на половинной частоте.
А огромный кэш понадобится, если в процессоры начнут встраивать видео ядро. Текстурки хранить, опять же кадровый буфер.

В четыре. В слотовых пнях было полмега кэша
Добавлено спустя 2 минуты, 41 секунду
В тех, где кэш был на отдельной плате

Тут дело не сколько в частоте, сколько в латентности доступа, а также в шине доступа к кэшу. Атлону даже увеличение L2 не очень помогает, а всё из-за узкой 128-битной шины и латентности, которая может достигать 21 такта в некоторых случаях (из-за эксклюзивной архитектуры). Думаю, при грамотной реализации Z-Cache 3-го уровня будет очень даже не плох. Вопрос в том когда это будет и насколько грамотной будет реализация.

При 400 МГц ничего он не даст, кроме усложнения проца . В тех же пентиумах он только в 2 раза медленнее, а не почти в 10

А на какой частоте сегодня работает ОЗУ? Это конечно же риторический вопрос. Ответ: на 200-266 для ДДР2 800-1066. А этот КЫШ будет работать на 400 безо всякого разбиения на строки и столбцы, да к томуже это будет статическая память, а не динамическая (нет регенирации). Надеюсь, они не будут париться на эксклюзивность. Производительность однозначно увеличиться. И не следует проводить аналогии с пнем вторым. У АМД по прежнему будет КЫШ второго уровня, работающий на частоте ядра, но добавиться буфер между ним и памятью в мег 4-10, работающий быстрее памяти.

medcom

В том то и дело, что динамическая - даже называется Z-RAM. Статическую без 6 транзисторов на ячейку никак не построить.

Аналогии как раз таки приводить можно - у второго пня шина Л2 была 64-битная, у АМД должна быть пошире (имхо, не менее 256 бит для эффективности), так что у АМД скорее всего будет быстрее. Другое дело, что до статического Л2 на частоте ядра и на 256-битной шине всё равно не дотягивает.

В некоторых случаях L3 может стать тормозом - например в задачах со случайным доступом к памяти, так как латентность доступа в RAM увеличится (латентность доступа в RAM - сумма латентностей всех уровней кэша плюс латентность самого RAM).

цитата: "Если же важнее экономичность, она способна потреблять не более 10 мкВт на один мегагерц частоты"
Ну и какой толк от этого на десктопе, если это потребление (упомянутых 10МГб) на частотах до ...эээ... ну, скажем до 10 МГц? Потребление на 1МГц и 400МГц вовсе не в 400 раз отличаются (скорее в 4000, например).
блин, запустил поисковик. столько пафосных новостных статей о Зрам и Амд, у-у-у! Все об одном и том же но немного по разному. хех

Ну как всегда...

Кэшу третьего уровня и время доступа, вцелом, и частота тактовая совершенно пофиг должны быть. Работать с ним напрямую не будет процессор - он будет буфером между L2 и памятью, фактически, просто ускорителем памяти. Качаться из L3 в L2 будет сразу кусками огромными, вплоть до, например, всех данных нити - время выборки первого байта/бита/строки не так существенно, сколько скорость. Сделать 1024-битную шину или ещё больше - и вперёд. Т.е. работать будет с L1 и L2, а вот если идёт переключение задачи или следующий объём данных на переработку поступает - вот тут из L3 в L2/L1 и полетит. Плюс задачи перекидывать с ядра на ядро через него будет - он общий для ядер. Ещё предвыборку организовать мощную и фактически во всех задачах кроме совсем уж потоковых скорость доступа к памяти будет равна скорости этого кэша, а при нужной битности этой скорости хватит на всё.

Я вообще не понимаю, какое у кого должно быть мнение о собственном мнении, чтоб вот так вот когда уже не слухи, а чётко одна из крупнейших в мире процессоростроительных контор выбрала технологию, говорить - Да нафига она! Да дураки! Может таким наняться консультантами в головной офис AMD - деньги лопатой грести...

Все такие умные! Резюме в АМД или Интел не направляли?
Если будут использовать, значит будет толк. Нет - значит нет! А ваши размышления на пустом месте стоят драной шкуры кота!

Время покажет, что и куда пригодится.

dSilver Обалденная логика... Netburst тоже использовали
Память на конденсаторах надо время от времени заряжать. Производительность будет не шоколад
Korj 1024 шину сделать... Это довольно сложно сделать, насколько я помню из схемотехники,иначе давно бы такие широкие внутренние шины делали
Заморочка в том, что все-таки 400 мгц по-любому маловато, задержки в динамической памяти не могут быть минимальными. Прирост производительности от такого кэша может не стоить усложнения архитектуры
medcom Да уж знаем про частоту памяти . В процессоре такого мультиплексирования (или как его назвать) никто не будет делать, а то получится кусок рамы, перенессеный на кристалл.