Ждём Ваших отзывов о материале.

Соблюдение Правил конференции строго обязательно!
Флуд, флейм и оффтоп преследуются по всей строгости закона!
За статью можно проголосовать на странице материала.

28 нм, это провал.

т.е. на 40% медленнее?

"на 40% экономичнее в плане производительности" - это как?

это как???

это, наверное, экономия производительности до 40%, т.е. на 40% медленнее предшественников ))

Как и у Nvidia.

а Nvidia тоже выпускает х86 процессоры?

Выдвину гипотезу,что имели ввиду та же производительность при меньшем потреблении энергии.

Оригинал с EETimes.

AMD will disclose Carrizo, an integrated processor with its latest x86 core. The 28 nm chip measures 244.62 mm2 and packs more than 3.1 billion transistors. Its new Excavator core is 23% smaller and uses 40% less power than AMD’s previous x86 core.

Правильное прочтение: "...и используют на 40% меньше энергии чем предыдущее x86 ядро AMD." Не трудно предположить, что имеется в виду TDP на уровне 65Вт. Об этом и раньше говорили. Вот что действительно интересно, так это как у AMD получилось сократить размер ядра на 23% при том же техпроцессе? Отказ от модульной архитектуры? Сокращение объёма кэш памяти в пользу увеличения её быстродействия?

ну в этом я не сомневался, просто у нас тут изложено весьма прикольно ))

ну как бы есть ещё графическая составляющая, и она и не мало кушает в принципе, и ещё может нарастить мускулов. так что про TDP я бы так смело не говорил.

может оптимизация самого техпроцесса?

"Excavator, которые оказались на 23% компактнее предшественников, и на 40% экономичнее"

Интел добилась -30% потребления при помощи смены техпроцесса 22--14нм.
А тут и без смены профит больше. Умеют же работать головой, а не баблом

AMD uber alles, как обычно.

Как оно там будет, одному Богу известно, но AMD заявляет максимальный TDP для Carrizo (всего чипа целиком) на уровне 65 Ватт. Для всего и сразу. Kaveri сейчас имеет предел в 95 Ватт. Информация с роадмапов самой AMD.


В моём, наверное нубском, представлении размер кристалла зависит от:
1. Размера транзистора используемого в чипе;
2. Количества транзисторов используемых в чипе.

Если размер транзистора не уменьшается из - за сохранения прежнего техпроцесса, то по идее должно уменьшится количество транзисторов. Вот интересно, за счёт чего? Хотя, может быть я просто не понимаю законов микромира

Интересно, что для Kaveri заявлено 2,41 млрд. транзисторов и площадь 245 миллиметров квадратных. И как они собираются на той же площади и при том же техпроцессе запихнуть в чип ещё 700К транзисторов? Может всё таки 20 нм?

San Sanich
Вот тут в самом конце говорится о неких High density libraries:
http://www.extremetech.com/computing/178752-amds-next-gen-carrizo-apu-features-leaked-shows-greater-focus-on-power-efficiency

если вспомнить как сделаны экономичные fx 8370E и 8320E, то всё плохо видать.

всё несколько сложнее. тех процесс даёт только минимально-возможные размеры некоторых элементов, но не мешает делать их больше или расстояния между ними больше.
для наглядности: в качестве результатов моей трудовой деятельности на выходе имеются чертежи, состоящие из стандартных элементов со строго зафиксированными размерами и формой (аналог транзисторов при постоянном техпроцессе), так же есть всякие соединения и т.п. вспомогательные линии (тоже есть аналоги в чипе). располагаю я эти элементы на листе так, как мне больше понравится. я могу сделать один и тот же чертёж и более компактным, чтоб уместить его в стеснённые условия, и менее компактным, для улучшения его читаемости. я уж не говорю про то, что компактность чертежа и его читаемость так же сильно зависят от используемой топологии (относительное расположение элементов друг относительно друга).

как бы у АПУ всегда указывается общий ТДП СЦУ+ГПУ ядер а отличии от ИНтел коре.
И причем не среднее, а максимальное значение в 100% работе всей ччасти кристалла и блоков.
Так что.

Добавлено спустя 2 минуты 11 секунд:

как бы они при 4ггц и полной загрузке в течении не 1го часа жрут по 65-75вт, адекватный
обзор уже был в октябре, но (не тут). Имхо тут про АМД могут только гадости писать, жаль.

Как правильно заметил jsr это за счет продвинутого применения HDL. Также предполагается (но ничем не подтверждается) сокращение L2 с 2 МБ на модуль на 1 МБ на модуль.
Если кэш урежут, то модуль Экскаватора будет на ~37% меньше модуля Катка.

В AMD умеют упаковывать.
Где-то даже сравнили плотность с Intel:
Intel 22 нм: 5.56 млрд транзисторов на 663.5 кв.мм = ~8.38 млн транзисторов на кв.мм
AMD 28 нм: 3.1 млрд транзисторов на 244.62 кв.мм = ~12.67 млн транзисторов на кв.мм

Но такое сравнение не совсем корректное.

Добавлено спустя 6 минут 18 секунд:
Вам бы в AMD пойти работать, там таких специалистов как раз не хватает
Простой die shrink с 28 нм на неудачный и недолгоживущий 20 нм уменьшил бы чип на ~28,5%. Применение HDL на текущем, 28нм-ТП, дало уменьшение на ~23%. А теперь ответьте на вопрос стоит ли тратить средства на переход на новый техпроцесс, если это даст выигрыш в 5,5% ?
Конечно, можно и к 20 нм ТП применить HDL, но делается это не сразу (видимо из-за технических трудностей). То есть спустя некоторое время, тогда, когда все уже начнется массовый переход на 16nm-FinFET.

разные структуры кристалла имеют разную удельную плотность транзисторов. самую большую плотность имеют регулярные структуры типа кэшей и вычислительных блоков GPU. самую меньшую логические структуры типа ядер процессоров. средняя транзисторная плотность кристаллов со встроенным GPU выше, чем без оного при прочих равных условиях.

Добавлено спустя 3 минуты 49 секунд:
а ещё в кэшах часто применяют в транзисторные элементы в качестве ёмкостей. в результате можно насчитать принципиально разное количество транзисторов: количество функциональных транзисторов в кристалле одно, а количество транзисторов в кремнии - другое.