компания AMD в архитектуре Zen — к 256-разрядным (путём сложения усилий двух 128-разрядных блоков)

как бэ намекает

то скрин с презентации амд те официальный

The FP Unit uses four pipes rather than three on Excavator, and we are told that the latency in Zen is reduced as well for operations (though more information on this will come at a later date). We have two MUL and two ADD in the FP unit, capable of joining to form two 128-bit FMACs, but not one 256-bit AVX. In order to do AVX, the unit will split the operations accordingly. On the counter side each core will have 2 AES units for cryptography as well as decode support for SSE, AVX1/2, SHA and legacy mmx/x87 compliant code.

А если к MOS6502 прикрутить 4K-векторный сопроцессор, то оно вообще всех порвёт

Где и в чем оно порвет?

При желании можно и первопень взять, вжарить ему такой же и получится.. ах да, Intel Larrabee.

И сколько оно времени будет вычислять этот 2048 вектор

И сколько оно времени будет вычислять этот 2048 вектор, наверное, по процессорным меркам, целую вечность ) сколько там тактов уйдет на одну операцию? как бы не десятки..

Похоже, очередная тщетная попытка протолкнуть слоупочную патефонную архитектуру в HPC