Ждём Ваших отзывов о материале.

Соблюдение Правил конференции строго обязательно!
Флуд, флейм и оффтоп преследуются по всей строгости закона!
За статью можно проголосовать на странице материала.

Напоминаем о том, что на сообщения новых участников распространяется действие системы премодерации сообщений.

О нарушениях можно сообщить модератору, нажав синюю кнопку #77 справа над спорным сообщением.

Похоже где-то позже вернемся к классике - центральный контроллер памяти на х каналов интегрированный в ядро, будет делить ПСП памяти на все ядра через внутреннюю шину. Иначе сокеты придется быстро менять. Все идет по кругу.

Что значит - довольствуются??? Это наоборот, очень хорошо. Так как было понятно заранее будущее ограничение четырьмя линиями на память, чтобы не влазить в конкуренцию с Эпиками. Ну и впаривать совсем уж брак с малым числом годных ядер в одном ССХ, при этом в рекламе крича о 5% супер отобранных кристаллов было бы не логично немного (или много )

Проблема не в 4-х линиях к памяти, проблема в перекидывании информации от кристала к кристалу. Шина пр этом перегружена и не справляется, а получит напрямую кусок в этот момент времени, когда остальные дяра не требуют данных нельзя.

Там с этим нет трудностей - для этого есть механизм загрузки в первую очередь очередь ядер того ССХ, который имеет "свои" линии для доступа к памяти, и этой задаче не дают перекидываться на другие ССХ если понадобятся ещё ядра/потоки.
Механизм сложный, подробности знают только сами AMD. Но работает хорошо, судя по тестам, 2990WX рвёт всех в два-три раза, где нужна полная мощь всех ядер. Правда, в большинстве задач (благодаря этому же механизму) всех рвёт всё таки 2950Х, как самый сбалансированный проц. Ну тут и программописатели, и компиляторы виноваты конечно, это понятно.

Пошли повторы, видимо, писать уже совсем не о чем.