Я очень, очень надеялся что SDF действительно упростят и главное отвяжут частоту её работы от MEMCLK, так как рассчитывал что в десктопе будет отдельный монолитный дизайн, которому во первых не надо будет взаимодействовать с другими кристаллами, и в котором можно будет таким образом отказаться от этого пожалуй важнейшего компромисса во всём Зеппелине. Но нет, АМД пошла другим путём.
А если мы убираем SDF (упрощенный аналог без CAKE) из чиплета, то как соседние CCX чиплета будут обмениваться между собой? Получается, только через IO чип.



Кольцевая шина через 2 IFOP в каждом чиплете? Свят-свят... IFOP это же линк точка-точка, не кольцевой.
Полочки Тредриппера посмотри, и представь что таких полочек не три, а больше (одна соседний ССХ, вторая ССХ двух ближних чиплетов, третья CCX двух чиплетов через один и так далее). Представь разводку подложки с таким числом линий к соседним чиплетам + линии от каждого чиплета к IO. И куда в такой схеме без SDF в чиплетах? Снова никуда...



Только не это. Это будет фейл.



Вопрос, конечно. tomshardware не уточнили какой блок будет формировать запросы для отправки и приёма по IFOP SerDes. В Zeppelin этим занимались CAKE, без них в Zeppelin обойтись не смогли, почему ты решил что смогут обойтись без них в Matisse? IFOP это просто транспортный линк, но по нему нужно передавать сформированные другими блоками пакеты. Какой блок будет формировать эти пакеты, и какой блок на приёмной стороне будет их распаковывать и отправлять дальше по SDF принимающей стороны? Снова, в Zeppelin этим занимались CAKE. Как без CAKE работать в предлагаемой тобой схеме обмена Б через IFOP?



Было бы там на 5фпс меньше, уже бы показали демо. Нее, 3800WX будет тем ещё флагманом

Добавлено спустя 3 минуты 42 секунды:


Тут вообще практически никто не осознаёт прямой взаимосвязи латентности с числом логических блоков на пути пакета/запроса. Что уж говорить про понимание как работают LLC и другие кэши. Однако есть религиозного рода вера в то, что раз АМД "сказала", то всё будет не в лучшем виде, а просто в наилучшем.



На этот вопрос отчасти ответ дан - будет, т.к. названо что в чиплетах будет аналог IFOP. Только основанные на SerDes линки обладают достаточной для данной цели дальнобойностью.

Хороший вывод из криво переведенного пересказа туманных заявлений пейпермастера, тебя покусал нимраэль что ли? Или этот, юзер-иезуит с хобота, который доказывал 20 страниц, что внутренняя IF имеет ширину в 64 бита, не разобравшись в картинках с викичипа (фанатизм, это, до хорошего не доводит ). Тебе вообще кто сказал, сколько модулей будет в одном комплексе и как будет устроен кэш? Вы вечно тут дружно несете про фабрику и нуму, не понимая, откуда берутся задержки и насколько они вообще важны. Прочитайте коллективно мануалы к металлическим зионам у интела и посмотрите, что там написано про кластеры нумы и доступ к памяти в дефолтном режиме. Еще советую просветиться по поводу того, как там авх работает и какие радости он несет софту, который не знает о весьма своеобразном поведении скайлейк-х в этих случаях.

Мы ещё ТОЧНО не знаем, как идет коммуникация L3 c IFOP. Если внутри ССХ есть внутренняя шина - это одно. Если L3 напрямую подключены к шине - то тогда прямая peer-to-peer шина между ССХ и i/o должна перед собой иметь прослойку в виде некоего абритра или коммутатора -просто потому, что у пир-ту-пир шины не может быть 4-8 входов-выходов на одной стороне, только 1.. Что делает отказ от SDF бессмысленным. А вот ее внутренее упрощение в чиплете - вполне. Другой вопрос, что усложняется шина в i/o чипе.

За этим в соседнюю тему по тесту скайлейк-икс рефреш в играх

Добавлено спустя 5 минут 37 секунд:
В нынешних зенах 24 ядра получаются путем отключения из 32х. А с i/o чипом АМД сможет просто ставить 3 чиплета? И будет ли это экономически выгоднее?

Расскажи нам, о великий гуру. О "комплексах" и "модулях в комплексах".
"про фабрику" - с английского вообще-то "ткань"
"про нуму" - c двумя физическими чипами через QPI, да?
" Еще советую просветиться по поводу того, как там авх работает и какие радости он несет софту, который не знает о весьма своеобразном поведении скайлейк-х в этих случаях." -
Просвети, гуру.

Добавлено спустя 5 минут 58 секунд:

Может. Вот только нужно внимательно глянуть чипы i/o Rome и 3000 райзена.
Первый рассчитан на 8 чиплетов и примерно раз в 6 с лишним больше 1 чиплета.
Второй немногим больше 1 чиплета. Проведя нехитрые подсчеты, 3 чиплета к нему просто физически не подключить. надо делать новый i/o или пользоваться "жЫрным" от Rome.

Так я это и не к райзенам, а к архитектуре в целом

Если совсем в целом, можно каждое отдельное ядро, каждый отдельный контроллер сделать отдельным чипом и все это повесить на двунаправленными шинами на, к примеру, кольцевую шину внутри i/o. Можно какие-то сегменты объединить в кластеры и создавать соединение уже от кластера. Все варьируется от возможностей шины в i/o и ее арбитража коллизий.

Если допустим соединить 4 чипа друг с другом "точка-точка" то получается кольцо =) А если захотеть, то вполне можно сделать что бы это работало как кольцо без попутных преобразований при перемещениях между чиплетами...и информацию будет передавать 1 чип "кейкакет" - 2 чип информация проходит насквозь без лишних преобразований - 3 чип "раскейкавает ее"
Ну это все, чисто в глубокой теории

Без CAKE там не обойтись, потому что каждый Zeppelin, допустим, в тредрипере имел свои соединения с памятью, PCIe, SATA, USB и что бы добраться до этих ресурсов на соседних чипах - CAKE как раз и нужен...что бы упорядочить все эти данные и передать/принять
А в новом виде это все становиться централизованно, кейкать там уже нечего в другой чип IO с SDF...да и собственно некуда

правда? Как реализуете арбитраж коллизий? А то в точка-точка его просто не предусмотрено. Если на самотек - это будет эпично.

Добавлено спустя 6 минут:

Cake нужен для сериализаторов. А в новом виде, скорее всего, как раз и будут сериализаторы на шине.

О, какие люди - только упомянешь, сразу всплывет Советую назвать следующего бота Sammael или даже Sataniel.

Так как я в хорошем настроении, легко просвещу даже главного теоретика помоечных тем на хоботе, раз моя неэкспертная помощь понадобилась
1) Если ты так хорошо знаешь англицкий (видимо подтянул после многократных просьб "неучей"), то наверное знаешь, как возникло слово fabric и из какого языка оно на самом деле родом, и как в Англии началась промышленная революция и появились первые заводы-фабрики-капиталисты-эксплуататоры


2) Советую погуглить еще на эту тему - https://stackoverflow.com/questions/413 ... on-skylake . Интел дал настоящий мастер-класс на тему того, как порушить обратную совместимость с нулевым или даже отрицательным результатом. Наши клиенты уже сталкивались с этим. Бонус-поинты за машины и кластеры, где установлен не самый свежий мпич, там вообще все красиво работает в результате этого. Как превратить платиновый зион в пентиум-1

3) Вот тебе картинка от самих небожителей (с твоим великолепным знанием языка, уверен, что все поймешь):

На наших машинах и кластере было включено по дефолту.

Ну например пускать первый бит, который будет указывать на конечное место назначение. Это он в первой версии протокола был точка-точка, а в новой версии они могут и что то новое добавить.

В общем то, как раз в этом и вопрос...как оно реально подключено, и что там конкретно будет.

В CCX 4 ядра, это давно ясно. https://www.ixbt.com/news/2018/11/26/am ... -rome.html



А кто это тут у нас бросается какашками, сам не предъявив никаких аргументов и не показав никаких собственных знаний по вопросу? Очень хотел бы выслушать аргументированное мнение каким благом является нума в геймерском десктоп компе.



Тротлинг это весьма своеобразное поведение скайлейк-х? Подожди, посмотрим ещё как АМД решит вопрос удвоенной производительности FPU в AVX обещанное в ядрах Zen2. Понятно что будет какой-то вариант тротлинга (AVX offset/powerlimit), но насколько хорошо его реализуют в агесах в особенности для старых матерей? Я давно предвижу дым от стульев первых тестеров настольных зен2 по этой теме. А то ведь как, когда Skylake-X тротлит в AVX512 или 9900K выделяет 200-240вт, это у нас интел фейл и ололо печка. А что будет с резко уменьшившимися площадями Zen2 ядер при удвоении AVX производительности относительно Zen, думать никто не хочет. Так что давай без отсылки к мануалам которые ты якобы читал - есть желание подискутировать, дискутируй по теме.

Добавлено спустя 6 минут 14 секунд:


Как раз это мы знаем довольно-таки точно, ещё из первых Zen особенности строения CCX которых довольно подробно освещала сама АМД.





Внутренней "шины" в CCX нет, но все доли (slices) LLC соединены между собой по принципу full mesh, или "каждое с каждым". И это подтверждается натурными измерениями, демонстрирующими что действительно, внутри одного CCX every core accesses every cache with the same average latency. Именно этот факт, кстати, мешает сделать CCX 6 или 8-ядерным. Если для обеспечения соединения "каждого с каждым" при 4 ядрах в CCX требуется 6 прямых линков, то для 6 ядерного CCX уже 15, а для 8-ядерного 28, что колоссально усложняет внутреннюю топологию CCX.

Добавлено спустя 2 минуты 48 секунд:


Логический блок между CCX и SDF есть, cache-coherent master или CCM. Я тоже не считаю что полный отказ от SDF в чиплете возможен на сегодня. Упрощение, некоторые оптимизации - да, но CCM останутся, IFOP для связи с IO чипом как выясняется тоже, а IFOP это у нас просто передатчик, которому нужен CAKE который будет формировать и принимать пакеты для передачи по серийной шине IFOP, ибо только серийные шины тянут достаточную для чиплетной работы дальнобойность.

То есть тебя не смущает, что это просто инфа из базы сандры по еще не существующему процессору? Да и вообще, многие диагностические утилиты показывают на моей перепрошитой веге, что у нее 64 КУ, хотя в реальности их 56. Почему-то многие люди свято верят в то, что эти программы реально что-то оценивают, а не просто смотрят в базе по айди.

О, я как раз говорю, что ни у меня, ни у вас сакральных и тайных знаний о том, как будет работать зен 2 и что именно поменялось там, нету. И вообще, кто вам сказал, что этот процессор для геймеров? Покупайте гиперпень, идеальный проц для 100500 фпс в контре. И нума тут как раз не причем, потому что "проблемы" райзена (то есть осознанный trade-off) связаны с сегментацией кэша (NUCA, а не NUMA) и его организацией.

Выше читай, троттлинг тут не причем, он не сможет такой "буст" (вниз) дать. Так что мануалы придется почитать

Снова нет. Ещё раз вопрос, IFOP это просто серийная шина, какой блок на SDF будет заниматься формированием пакетов для отправки по ней, и будет принимать ответные для дальнейшей маршрутизации по SDF?
В Zeppelin это был CAKE. Если убрать CAKE то какой блок будет выполнять вышеуказанную работу?

Добавлено спустя 9 минут 42 секунды:


Конечно в этом вопрос, но какие не основанные на сериализаторах (SerDes) линки обладают достаточной дальнобойностью?
Что-то я сомневаюсь что такие линки, которых не было в Zen, вдруг появились в Zen2. Если чуть вынырнуть из погружения в глубины архитектуры, то взглядом сверху довольно неплохо видно, что Zen2 строят из тех же самых строительных кирпичей (функциональных блоков), что и Zen. Их по другому компонуют, и сами блоки местами улучшаются в разных аспектах, но принципы сборки и фундаментальное предназначение (и возможности) блоков не меняются.

Добавлено спустя 8 минут 53 секунды:


Сакральных знаний у меня нет. Но есть, так сказать, основанный на понимании принципов устройства Zen и общих принципов архитектуры ЦПУ взгляд в будущее. Я называю это техническим вангованием. Прогнозом, основанным на известных данных.
А то что это процессор для геймеров, говорит его позиционирование в настольный AM4 сегмент и даже демонстрация игры на нём в паре с Vega 7 на презентации АМД на CES.



Только кэша? Как мало на самом деле у Zen проблем. Никогда бы не подумал



У настольных таких режимов работы нет, вроде бы. Там UMA без всяких субкластеров.

Добавлено спустя 1 минуту 51 секунду:


Есть аргументы (приводил выше) почему рост числа ядер в CCX выше 4х крайне маловероятен. Поэтому сандра это совсем не основной аргумент в пользу моей версии о том что CCX остался 4-ядерным.

Геймеры, которые берут 9900к и прочие гало-продукты - меньше 0.1%. Большинство процессоров идет в бизнес и офисный сектор. В любом случае, чиплеты создавались не для десктопа в первую очередь. Если вам интересны только игры - берите интел, в чем проблема то. Всего лишь в два раза переплатить за 20-30% производительности в старых играх.

Да, я уверен, что ваша экспертная помощь с нимраэлем поможет Лизе Су, Джиму Келлеру и прочим архитекторам, получающим семизначные долларовые зарплаты. Вопрос касался конкретно "задержек"

Причем здесь вообще ума? Речь идет об авх, там ничего, связанного с многопроцессорностью, и близко нет (точнее наоборот - благодаря решению интела поменять логику VZEROUPPER, код исполняется примерно так же, как на однопоточном процессоре без OoO ). Это одинаково работает для всех скайлейков и всего, что выше.

Я предлагаю дождаться выхода реальных девайсов, все же. Интел тоже много чего говорил про гиперскейлинг, энергоэффективность и чудеса авх-512, а вышло так, что код, нормально работавший на прошлых поколениях их же зионов теперь нужно переписывать, а 10 нанометров все еще нет. Очень отличное решение, учитывая то, какой зоопарк легаси-кода тянется в HPC-секторе.

Действительно. А если брать бузеон - то смысл в ам4-процах пропадает. Там разница в цене в 10 раз - а разница в производительности ну пусть в 2-3 раза Надо брать, получается, бузеон. Или на нем нипаиграть нипастримить нипамонтировать ?

Бери, кто мешает то? Некоторые люди просто не привыкли с помойки подбирать чужие вещи, я даже старое железо не продаю, на память остается. В коллекции есть и Pentium II SL356, сгоревший атлон 1700 торобред, семпрон 2400, плохо гонящийся винчестер D0 и уникальная X800 с чипом с 16 конвейерами, которые разблокировать я так и не смог.

В два раза не надо. 8700к и 7700к тоже неплохо тащат 9700К дороже 2700Х всего на 70 долларов, 8700К - на 30. Нипасильная плата за топчик в играх.



Так я и жду. Но почему бы не заняться техническим вангованием? Это же интересно.

Ну так и AMD Ryzen 7 1700 тоже не плохой процессор

Тут выше предположили что бузеон ещё лучше.