serj_ The logic level of the this pins can be used to automatically configure frequency strapping of system clock generator and Northbridge.

Ты обратил внимание на слово "can" - может. Может использоваться, а материнка может также проявить самодеятельность, ей никто не запрещает

SweetLow Ладно черкану письмишко Doors4ever

Хм ... это фраза означает как раз обратное, но ... это не ссуть.

Мельком глянул, на пару мамок ...
KT133A - единственный sip
KLE133 - блоки на 2 частоты FSB
KT266 - блоки на 3 частоты FSB
KT266A - аналогично
KX133 - единственный sip
nForce2 поставил в тупик ... опять единственный sip.
Наверно ребята наигрались в стабильность и ставят "по макс."
(интересно, что revision блока sip новее)
Надо-бы посмотреть nForce от других производителей ... но
"принцип неуловимого Джо" еще не отменили.

serj_
>The logic level of the this pins can be used to automatically configure frequency strapping of system clock generator and Northbridge.
Это откуда?

apple_rom Roma - privet, sto let ne "videlis'". eto on datasheet citiruet ja tak ponimaju.

Voobsche na sajte u Candjac'a pro FSB decoding est' podrobnaja informacija
http://www.beachlink.com/candjac/fsbsense.htm

serj_ a kak ty chitaesh' SIP ?

serj_ Пипл, что знаете вы, чего не знаю я ?Какой даташит на Nforce2 вы можете читать? Где эта собака в публичном доступе имеется? Или о чем идет речь (если можно ткните мордой в ссылочку).

SweetLow anglijskaja citata privedennaja serj_ iz datasheet'a Athlon XP (a ne Nforce2), a vot kak on chitaet SIP iz chipseta i razbiraetsja v ego strukture, eto dejstvitel'no interesno.

address Меня собственно NForce(2) и интересует, поскольку это ЕДИНСТВЕННЫЙ чипсет, даташита (пусть даже и неполного) на который в общедоступном виде нет. (Позор на голову Nvidia за это). Уж на что Intel свои секреты хранит, но и они Datasheet-ы отдают.

FSB_Sense Circuitry



ой, опять начнется волынка ...
Уж прости, без меня.
По поводу 'считать' SIP ... даже не представляю, как это сделать.
Наверно и невозможно.

serj_ horosho kak ty uznaesh' skol'ko blokov po chastote est' v konkretnom SIP'e na konkretnom chipsete ?

>>Это откуда?
>FSB_Sense Circuitry
Т.е. "AMD Athlon XP Processor Model 10 Data Sheet". Ясно, а я подумал - что-то серьёзное...
address
Я тут снова стал отлаживать патчер под AMD в результате чего опять стал копать наши с тобой ROM&SIP сотоварищи . Может ты уже, конечно, в курсе, но перечитав внимательно даташит на KT133A был удивлён тому, что в нём идёт разговор уже о 5-тибитном "CPU Clock Divide" (NB, RxB3[3-7] - CPU Strapping Control). В отличие от 4-хбитного на KT133...
И ещё, опять же, после внимательного чтения даташитов понял, что-то я как-то упустил из виду "стандартный" (главный для скорости/разгона процессора в виашках) Rx50:
"When the system is first powered up, S2K timing (SIP) is determined by an internal ROM. After power up, the user can change the timing (the SIP) by programming SDCout, SDCin,.Dinit, Ainit, and MuxPreLd, then setting bit-7 of this register, then generating a system reset by programming SB."
К чему я это всё? К тому, что надо серьёзней поковырять "БИОСы", ибо тайминги (через SIP) задаются через него (с последующим ресетом, что на качественных платах это именно так - видел сам). Может загадка (отгадка ) всё-таки в них - тогда объяснятся и случаи с повышением "верхней планки" для L12-мода на старых платах и его повышением с заменой мамки...

На приеме к психиатру:
Пациент: - Доктор, меня все игнорируют.
Доктор: - Следующий.

To apple_rom И ты ничего про NForce2 не подскажешь?

26673

SweetLow da netu ego ni u kogo - linuxoidy davno po etomu povodu volnu gonjat, im drajvery prishlos' metodom tyka podkruchivat'.

address





я хочу :!: ............ куда там эту Пе засовывать?

проволоку надо вставлять в дырки AH30 и AH28 или AH32 (что больше нравиться). Распиновка сокета находится на стр. 56 АМДешного дока (Top side view) http://www.amd.com/us-en/assets/content ... /25175.pdf

Не перепутай, так как на след странице вид снизу, а это не то что тебе надо (зеркальное отображение сам понимаешь)

Это совсем рядом с дырками для множителя, но в этот раз проволочка пойдёт по горизонтали, а не по диагонали.

address



а выложи здесь картинку.........а то у меня акробата ........нет!

GAG Картинка сокета есть в статье http://www.overclockers.ru/news/newsite ... 1050266349

address Надежда умирает последней. Ну подкиньте хоть инфу, какие регистры северного моста за shadow ram ответственны. Я вот любитель HIMEM.SYS в верхнюю память грузить
P.S. Хоть Nforce2 и хороший чипсет, но Nvidia все равно жлобы какие-то.

Хм ... стандартный AMD'шный прием не проходит?

Если только это, то сие нетрудно найти по BIOS, она post-коды вдает
при игре с shadow, дальше трассируй.

serj_ Это как? Есть какой аналогичный в раскладе регистров чипсет от AMD и Datasheet от него?
Знаю, знаю как BIOS ROM в shadow RAM копирует. Но не люблю дизассемблером/дебаггером копаться. Люблю datasheet-ы читать, как белый человек Я ж не Роман Севко, который Award/Phoenix BIOS лучше чем создатели знает.