Шина данных, основанная на стробировании. В полностью синхронной системе вывод и захват данных происходят относительно общей, постоянно работающей тактовой частоте системы (system clock). Однако максимальная скорость передачи для такой системы достигается, когда сумма времени доступа на вывод и времен задержек укладывается в битовый интервал (величину, обратную скорости передачи данных). Хотя генерация отложенных тактов для раннего поступления данных и/или позднего захвата данных позволят повысить скорость передачи, эти техники не учитывают тот факт, что окно допустимых данных (так называемый "глаз данных", data eye) перемещается относительно любого фиксированного тактового сигнала - из-за изменений температуры, напряжения питания или нагрузки. Таким образом, чтобы все равно достичь высоких скоростей данных, для устройств DDR добавлены стробы сигналов данных. Стробы сигналов данных не являются постоянно генерируемыми, как сигналы тактов, и они генерируются выводящим устройством (контроллером памяти для операций WRITE, микросхемами DRAM для операций READ). На уровне устройства DRAM для операций READ сигналы строба данных (DQS) эффективно представлены как дополнительные выходы данных (DQ) с заранее определенным шаблоном; для операций WRITE сигналы строба используются как такты для захвата соответствующих входных данных. На уровне печатной платы сигналы строба имеют нагрузку, идентичную сигналам данных, и разводятся проводниками точно так же.
Для операций чтения (READ) сигналы строба данных выровнены по срезу с сигналами данных, это означает, что все данные и стробы данных тактируются в устройстве одинаковым сигналом, и все переходы уровней выходов будут номинально происходить одновременно. Контроллер будет внутри себя задерживать принимаемый строб к центру принятого "глаза данных".

Для операций записи (WRITE) контроллер должен предоставить стробы данных, выровненные по центру относительно своих данных. Так что перепады уровня стробов происходят номинально с фазой 90 градусов (относительно тактовой частоты) относительно перепадов уровня данных. Устройство DRAM использует внутреннюю подходящую маршрутизацию стробов и данных так, чтобы стробы могли быть использованы напрямую для захвата входных данных. Обратите внимание, что причина различий операций READ и WRITE состоит в использовании разных схем выравнивания, чтобы схема задержки была сосредоточена в одном месте (в контроллере), и не должна тиражироваться с каждым устройством DRAM, находящимся в системе. Этот подход, как ожидается, будет перенесен в будущем на следующие генерации дизайна DDR, чтобы усовершенствовать установленную инфраструктуру.