Первичные пробуй 16-18-18-18-34-52
далее по вторичкам: twrwrscl = 4, trdrdscl = 4, tcwl=16, tfaw = 32

Если будет стабильно, то можно скрутить первичные до 16-16-16-16-32-48
+ trdrdscl = 2, twrwrscl = 2, tfaw = 24

Если было бы возможно так просто "протянуть"... Я бы с радостью
Я спрашивал совета, в надежде что найдется человек или "съевший собаку" на настройке памяти, или с похожим железом (MSI B450 / Hynix CJR), который возможно сталкивался с подобной проблемой и подскажет на что лучше обратить внимание.
Я 3 дня не просто на стуле сидел так то, перед тем как обратится за советом, перебрал множество таймингов / субтаймингов / настроек RTT (основывался на методике разгона описанной 1usmus). Пришел к тому что на скрине.
Первички я повышал и заново (в нуля) несколько раз перебирал все настройки - они на стабильность не влияют - очень редкая ошибка (сейчас 5 прогонов сделал - 0 ошибок).

Spaik, спасибо большое за советы - как буду дома обязательно попробую

Олег. Форумчане не дадут соврать, я неделю копал Hynix MFR. tcl желательно четный. 16 в самый раз. Меня смущает частота памяти - скиньте до 3400. 1.4В многовато (ИМХО). Посмотрите пресеты с максимум 1.395В.

Добавлено спустя 10 минут 27 секунд:
Оперативная память G.Skill Sniper X DDR4, 2x8GB, 3600MHz, CL19 (F4-3600C19D-16GSXF) - если это они, то Ваш разгон мне представляется сомнительным предприятием. Если Вас правильно понял - Вы скинули 140MGz, и накинули вольтаж чтобы скрутить тайминги? Почему нельзя использовать «родные» 3600?

Я не уверен, но мне кажется, стоит начинать с предустановок safe, если с ними всё работает, начинать снижать по 1 таймингу к предустановке fast.
А если и safe не работает, то брать тайминги из калькулятора для частоты выше. А если есть xmp профиль, а он у вас есть, то использовать режим debug в калькуляторе и тайфун.

конский tRFC и мизерный tRAS и rRC при этом FAW также немаленький, настройка фиговая в итоге.

Fitzfive4, Hynix CJR вроде нормально дружит с нечетными. Начинал с завышенными таймингами, далее ужимал постепенно - первички ужались без проблем, а вот со вторичками так просто не получилось...
На счет вольтажа 1,4, тоже сейчас думаю - возможно уйду на 3200 и постараюсь на данной частоте снизить вольтаж с таймингами.
На родном профиле 3600 не запускается - несколько циклов (попыток запуска) и сброс до стока (2133). Есть еще встроенный профиль 3333, там вольтаж 1,37, но SoC 1,15 выставляет на автомате + дикие тайминги - задержка порядка 70нс.
Сначала выставил предельные раб. вольтажи (для себя), далее запустил на 3466 (выбрал как макс. цель) и стал настраивать тайминги и если добился бы 100% стабильности то вернулся бы к вольтажам (понизил). Таков был первоначальный план Ну почти получилось, возможно и получится в итоге (надеюсь).

Sl@MiK С настройками Safe (полный) у меня почему то сразу БСОД... Странно. С чистым Fast - ошибки сыпятся после пары минут теста и БСОД.
Поэтому и пришлось комбинировать настройки и в итоге получилось такое вот полу Fast / Safe.

artxays, я понимаю что текущие настройки субтаймингов больше похожи на "Франкенштейна", так как их ковырял очень долго (в попытках ужать).
tRFC - пришлось увеличить что бы уменьшить количество ошибок, это помогло... Далее планировал попробовать снизить.
tRAS и rRC - ужал, так как их параметры почему то не влияли на стабильность (что раздувал до Safe, что уменьшал до текущих, возможно особенность Hynix CJR). Так же проявлялась 1 редкая ошибка (порой неуловимая).
FAW - калькулятор предлагает на частоте 3466 18 (для Hynix CJR), хотя для 3200 всего 6... Странно. Его увеличение с 18 до 20 кстати немного повысило стабильность системы (на первых этапах, далее решил пока не трогать). Хотя, если честно можно попробовать и пошаманить наверное...
За 3 дня в голове немного уже смешалась все (так как перебирал множество вариаций), возможно что то не так сделал.

если по быстрому),то включи gear down, должно помочb с этой 1 ошибкой, правда 1 ошибка у тебя на простом конфиге тм5.
вот скопируй этот конфиг , вставb его с заменой в файл MT.cfg,и посмотри сколbко еще ошибок добавится.
зря время тратил на ужим,щас разжиматb наверн придется )

Есть Райзен 2600, можно ли как-то сделать, чтоб после разгона в системе он автоматически сбрасывал частоту и напряжение, если не используется? Ну то, есть так же как по дефолту не разогнанный делает.

FinFan мать какая?

включи в биосе сберегайки типа с1state c6, кул энд квит в енабле поставb, в венде в натсроиках електропитания посмотри чтоб минималbное состояние процессора было 3-5%
по идее b350 mate у него )

На счет gear down - не помог
А MT.cfg вроде же с шапки темы от 1usmus? Я его и использовал первоначально для проверки стабильности, так как он по сравнению с другими тестами выявлял ошибки, к тому же быстро.

конфиг от 1usmus идет 20 минут а не 5

Действительно именно это мать.
Сделал как вы сказали, только у меня с1state есть варианты С0/С1/С2
В настройках электропитания тоже поменял.
Как итог - частоту процессор сбрасывает в простое при разгоне - все отлично. Но напряжение нет, напряжение не меняется, можно и с ним что-то сделать?

Только что заново заменил и проверил - 4 мин ~20 сек (Win 10 LTSC 1809). Странно.

Sl@MiK
1.3v это серьёзный перебор для Soc CPU, но норма для Soc APU.

Добавлено спустя 10 минут 52 секунды:
Олег
Эти пресеты CJR в калькуляторе не идеальны, и я не очень доверяю камраду Reous , который тестировал их. Мне кажется не в порядке RAS и RC. Ваша система этому подтверждение , ибо напряжение далеко не 1,35

Я постараюсь в ближайшее будущее заполучить подобные модули для переработки пресетов

Добавлено спустя 3 минуты 34 секунды:
Олег
Файл lnk удали в папке

Олег
Недавно пробегал глазами по всем профилям калькулятора. Могу точно сказать что многие из них под серьезным таким вопросом. Вообще я их пробегал чтобы использовать в качестве примера для разгона в табличке в конце. Всё что у меня вызывает серьезные сомнения я пометил (?).
FAW6 это точно ошибка. Оно во первых ничего не даёт, во вторых вероятно и не работает стабильно. Предел производительности от FAW заканчивается на RRD*4.
Если RC идёт ниже RP+RAS то прирост вы от этого не получаете. Вообще. Лучше наоборот поставить RC=RP+RAS и снижать по одному RP и RAS, потом к ним опускать RC. Это максимально эффективно. Есть у меня теория что прирост RC заканчивается не на RP+RAS,а на RP+RAS-1, но я в этом сам сомневаюсь так как не нашёл адекватного подтверждения.

Agiliter
Сколько раз мне нужно пояснять что контроллер АМД отличается от Интеловского с 2000ных годов? Я разжёвывался ни один раз почему эти долбанные формулы RC которым кишит инет могут быть нарушены . В каждой ветке и по несколько раз и даже на англоязычных ресурсах и опять и опять эта формула tRC = tRAS + tRP. Даже тесты публиковал что будет если tRAS 34 и tRC 35. Система имела и полную стабильность и результат не был заниженным относительно tRAS 26 tRC 36.Стилт публиковал аналогичную информацию, когда спрашивали почему у AFR хьюниксах такие странные tRAS tRC

tFAW может быть и ниже 4*RRDS. Это опять таки примитивная зависимость для новичков , показанная для наглядности подобными выражениями. У памяти сотни таймингов и ни один из них не считается , там умножили там прибавили там отняли. Тонкий тюнинг на то и тонкий тюнинг, про "формулы" в нем забывают.

Думаете я из головы RRD*4 взял? Это из JEDEC для DDR4. https://imgur.com/a/R6t51Zn
Если вы каким-то чудом одному банку памяти можете послать 4 команды активации подряд быстрее чем в случае RRD, то расскажите каким образом.
Вы мне лучше поясните каким у вас образом RC внезапно стало работать быстрее чем RP+RAS. Да оно выполняется параллельно. Но если оно меньше, то каким образом не выполняется RP+RAS?
Где тесты в конце концов и логичное объяснение.
Контроллер тут не причём вообще. Эти тайминги практически никак не менялись с первого DDR.

1usmus, да с суб. таймингами калькулятора (для Hynix CJR) точно что то не так, где то Reous намутил или у меня почему то вообще все по другому (об этом далее)... Я даже 3200 не смог по нему настроить - Safe профиль тупо не запускался, Fast же сыпал ошибки даже при ослаблении суб. таймингов...
И тут такое дело, решил я плюнуть и попробовать какие суб. тайминги автоматом выставит мать, так как система на встроенном профиле вроде полностью стабильна.
Я вбивал с калькулятора только первичные тайминги с профиля Fast, волтажом пока не играл (с запасом стоит на SoC 1,1, память 1,38, думаю можно снизить далее).
И смотри какие результаты - меня удивили если честно, не на много хуже тонкой настройки от Reous, а если ручками еще пошаманить, учитывая что на авто обычно все выставляется с хорошим запасом... И на эти мучения я убил 3 дня (уже 4), основываясь возможно на исходно не верных параметрах
Давно я не возился с железом, если честно. Буду копаться дальше. Даже интересно стало

Agiliter
FAW - минимальное время активности четырех окон (активных строк), но нам никто не запрещает эту активность прервать раньше, ведь мы затюнинговали наш конвеер перезарядки банков и операции производятся быстрее. Этот тайминг довольно темная лошадка, бытует мнение что заниженный tFAW округляется до 4*tRRDS, в собственных тестах я увидел иную картину, что это правило можно нарушить и получить стабильность. Яркий пример Reous который подобным игрался и выкладывал тесты.

О соотношении таймингов, 2006 год, статья с IXBT.

Для пакетного считывания заданного количества данных (2, 4 или 8 элементов) необходимо осуществить следующие операции:

1) активизировать строку в банке памяти с помощью команды ACTIVATE;

2) подать команду чтения данных READ;

3) считать данные, поступающие на внешнюю шину данных микросхемы;

4) закрыть строку с помощью команды подзарядки строки PRECHARGE (как вариант, это делается автоматически, если на втором шаге использовать команду «RD+AP»).

Временной промежуток между первой и второй операцией составляет «задержку между RAS# и CAS#» (tRCD), между второй и третьей — «задержку CAS#» (tCL). Промежуток времени между третьей и четвертой операциями зависит от длины передаваемого пакета. Строго говоря, в тактах шины памяти он равен длине передаваемого пакета (2, 4 или 8), поделенного на количество элементов данных, передаваемых по внешней шине за один ее такт — 1 для устройств типа SDR, 2 для устройств типа DDR. Условно назовем эту величину «tBL».

Важно заметить, что микросхемы SDRAM позволяют осуществлять третью и четвертую операции в некотором смысле «параллельно». Чтобы быть точным — команду подзарядки строки PRECHARGE можно подавать за некоторое количество тактов x до наступления того момента, на котором происходит выдача последнего элемента данных запрашиваемого пакета, не опасаясь при этом возникновения ситуации «обрыва» передаваемого пакета (последняя возникнет, если команду PRECHARGE подать после команды READ с временным промежутком, меньшим x). Не вдаваясь в подробности, отметим, что этот промежуток времени составляет величину, равную величине задержки сигнала CAS# за вычетом единицы (x = tCL — 1).

Наконец, промежуток времени между четвертой операцией и последующим повтором первой операции цикла составляет «время подзарядки строки» (tRP).

В то же время, минимальному времени активности строки (от подачи команды ACTIVATE до подачи команды PRECHARGE, tRAS), по его определению, как раз отвечает промежуток времени между началом первой и началом четвертой операции. Отсюда вытекает первое важное соотношение между таймингами памяти:

tRAS, min = tRCD + tCL + (tBL — (tCL — 1)) — 1,
где tRCD — время выполнения первой операции, tCL — второй, (tBL — (tCL — 1)) — третьей, наконец, вычитание единицы производится вследствие того, что период tRAS не включает в себя такт, на котором осуществляется подача команды PRECHARGE. Сокращая это выражение, получаем:

tRAS, min = tRCD + tBL.
Достаточно поразительный вывод, вытекающий из детального рассмотрения схемы доступа к данным, содержащимся в памяти типа SDRAM, заключается в том, что минимальное значение tRAS не зависит(!) от величины задержки CAS#, tCL. Зависимость первого от последнего — достаточно распространенное заблуждение, довольно часто встречающееся в различных руководствах по оперативной памяти.

Второе важное соотношение между таймингами вытекает из того факта, что полный цикл пакетного чтения данных — от 1-й стадии до ее повторения — именуется собственно «минимальным временем цикла строки», tRC. Поскольку первые три стадии, как мы показали выше, не могут занимать время, меньшее tRAS, а последняя занимает время, строго равное tRP, получаем:

tRC = tRAS + tRP.
Заметим, что некоторые контроллеры памяти (например, интегрированный контроллер памяти процессоров AMD64) позволяют независимо устанавливать значения таймингов tRAS и tRC, что в принципе может привести к несоблюдению указанного выше равенства. Тем не менее, особого смысла это неравенство не имеет — оно лишь будет означать, что параметры tRAS, либо tRC будут автоматически «подстроены» (в сторону большего значения) для соблюдения рассмотренного равенства.

Выводы: контроллер памяти влияет на тайминги и неравенства описанные в интернете можно нарушать

Олег

Мне будет очень интересно узнать реальную картину и Ваши итоги в тюнинге ОЗУ. Быстро скинуть латентность могут Geardown/powerdown disabled . В частности интересует насколько можно снизить связку tRRDS tRRDL tFAW к примеру на 3200 и на 3466. Спасибо

Добавлено спустя 7 минут 3 секунды:
F2f4slCa
Пожалуйста вопросы в соответствующих темах писать. Ваша проблема не похожа на хардварную, я б грешил на софт.
И кстати, даже когда есть разгон, энергосберегайки лучше оставлять включенными, они ни чем не помешают вам.

Если хотите получить развернутый ответ, то вам нужно записать лог с помощью программы Hwinfo (правый нижний угол , листик с зеленым плюсом) , с момента запуска CyberLink PowerDirector 17 и минут 20-30 пока проц не начнет скидывать частоты , показать его на форуме (по завершению логирования , в нижнем правом углу опять нажимаем на листик с красным крестиком и файл прикрепляем к сообщению на форуме с помощью файлообменника).