Member
Статус: Не в сети Регистрация: 13.06.2005 Откуда: Владивосток
dirtydog Вообще говоря, для этого есть тема "Общие вопросы", которую и курирует мой знакомый. Здесь лишь обсуждение статьи. Но обычно ставят тайминги выше. В частности Trfc=42 лучше ставить выше. Но многие платы этого не умеют. Этим вопросом я сейчас занят, пока сделать можно лишь изменение memset и разгоном из винды.
_________________ Дайте мне даташиты и я переверну мир!
Вместе мы - www.ROM.by
Member
Статус: Не в сети Регистрация: 22.06.2003 Откуда: Москва, ЦАО
Antinomy Возник вопрос. Судя по рисункам и разъяснениям, и в этом материале и в других посвещенных данной теме, то получается, что время единичного чтения, от момента когда начинается выборка row до момента когда заканчивается выдача данных, это время равно tRAS+tRP. Если допустим у меня в модуле памяти записано, что tRAS=37 а tRP=12.5, то общее время 49.5. При частоте 200 - это 10Т. И я так понимаю, что теоретическая минимальная задержка между запросом данных и получением результата, в обиходе именуемая латентность, как раз и будет ~50нс. Это без учета времени на передачу адреса чтения. Так вот, а регламентируется ли где то это время, за которое выставляется адрес?
С другой стороны, параметр tRC, который как раз и должен быть равен tRAS+tRP прописан у меня в модуле памяти как 57, не 50. Очень странно это. Но самое неприятно, что не ясно какую из этих цифр использует чипсет.
Ещё интересно, что при tRC, которую моя плата самостоятельно выставляла ошибочно как 77.5нс, в этом случае плата работала очень нестабильно.
Последний раз редактировалось BrodiagaNG 03.05.2007 15:31, всего редактировалось 1 раз.
Member
Статус: Не в сети Регистрация: 13.06.2005 Откуда: Владивосток
BrodiagaNG писал(а):
И я так понимаю, что теоретическая минимальная задержка между запросом данных и получением результата, в обиходе именуемая латентность, как раз и будет ~50нс.
Да.
BrodiagaNG писал(а):
Так вот, а регламентируется ли где то это время, за которое выставляется адрес?
В большинстве случаев нет. Но тайминги такие есть, вроде я писал о них. Просто большая часть (составляющие тайминги) фиксированы и меняются немногие.
BrodiagaNG писал(а):
С другой стороны, параметр tRC, который как раз и должен быть равен tRAS+tRP прописан у меня в модуле памяти как 57, не 50. Очень странно это.
Не странно. Trp+Tras - это минимальный Trc. Никто не мешает его увеличить, а вот уменьшить уже нельзя.
_________________ Дайте мне даташиты и я переверну мир!
Вместе мы - www.ROM.by
Member
Статус: Не в сети Регистрация: 13.06.2005 Откуда: Владивосток
BrodiagaNG писал(а):
Но самое неприятно, что не ясно какую из этих цифр использует чипсет.
Ещё интересно, что при tRC, которую моя плата самостоятельно выставляла ошибочно как 77.5нс, в этом случае плата работала очень нестабильно.
Чипсет VIA твой? Не могу помочь, даты нет. А про нестабильность поподробнее напиши.
BrodiagaNG писал(а):
Кстати, а есть ли где информация про tREF и tRD?
В процессе. Сейчас изучаю подтайминги 9Х5. Короче - эти названия - ярлыки, которые Intel повесила на стандартные JEDEC тайминги. Добавлю все из Memset, как только завоюю его и 9Х5.
BrodiagaNG писал(а):
есть ли какие мысли про Async Latency?
А какие мысли? У Интел они документированы и фиксированы.
_________________ Дайте мне даташиты и я переверну мир!
Вместе мы - www.ROM.by
Последний раз редактировалось Antinomy 02.05.2011 22:42, всего редактировалось 1 раз.
Member
Статус: Не в сети Регистрация: 22.06.2003 Откуда: Москва, ЦАО
Antinomy В том то и дело, что чип у меня сейчас nVidia 650i, на плате P5N-E SLI.
Antinomy писал(а):
А про нестабильность поподробнее напиши.
Дык. а чего писать то, нестабильно - непонятно вылетало, казалось бы на ровном месте, какие то тормаза, полный набор симптомов, как будто плата с памятью недружит. Я так понял что большой tRC он то же не в радость.
Про Async Latency выяснил, - это задержка до дальних слотов памяти, у меня по крайней мере. Равно 1Т и 2Т.
А с tREF и tRD глухо пока, есть мысли конечно, но. Как выяснилось, эти штуки нельзя менять у меня программно, - стало быть для экспериментов сильно неудобные, и от того не так интересно.
Member
Статус: Не в сети Регистрация: 13.06.2005 Откуда: Владивосток
BrodiagaNG Async - это везде задержка. Я писал Просто на чипсетах Интел он не регулируется.
BrodiagaNG писал(а):
А с tREF и tRD глухо пока, есть мысли конечно, но. Как выяснилось, эти штуки нельзя менять у меня программно, - стало быть для экспериментов сильно неудобные, и от того не так интересно.
Можно, просто сложно это. Можно попробовать реверснуть BIOS и посмотреть регистры. Но на Nvidia по опыту очень муторно.
_________________ Дайте мне даташиты и я переверну мир!
Вместе мы - www.ROM.by
Не подскажете, какие проги покажут как можно большее количество таймингов и субтаймингов, на которых реально работает память, на платформе Intel P965 Express, память - Corsair XMS2 DHX CM2X1024-6400C5DHX (в виде TWIN2x и двухканальном режиме)
Сейчас этот форум просматривают: нет зарегистрированных пользователей и гости: 3
Вы не можете начинать темы Вы не можете отвечать на сообщения Вы не можете редактировать свои сообщения Вы не можете удалять свои сообщения Вы не можете добавлять вложения