shuler37
Контроллер памяти у зен5 переупорядочивает чтения и записи так, что CCDL/CCDLWR/CCDLWR практически не используется.
Даже специально заставить использовать тайминг на зен5 не получается из-за его огромного окна в 124 запроса, процессор просто переупорядочит доступы к банкам и ccdl не будет.

anta777 Получается можно ставить любое значение, либо просто оставлять в Авто? Как я уже писал разницы от снижения нет. Но всё же попробовал выставить CCDL 8 и загрузка даже до биоса не дошла. Т.е. получается тайминг всё же используется. Непонятно зачем тогда Asus разблокировали управление данными таймингами в биос.

anta777 А на Зен4?

Я не знаю конечно, может на OCN бывают чудеса вроде тутошних снижений Trfc на каком то новом биосе, но нашёл такое. Пишет что профит у него всё же есть. Я в Карху не сравнивал конечно, но чёрт его знает. Смотрю на OCN тоже с данными таймингами стали заморачиваться.

Дядь Виша
У зен4 24 запроса, поэтому ccdl влияет сильнее в специальных тестах.

Добавлено спустя 2 минуты 2 секунды:
shuler37
Я бы человеку, у которого включено хэширование для двурангов на однорангах не доверял бы.
И отключено хэширование субканалов при включенном банксвапе APU, это полный провал.

Да я и не доверяю. У меня изменения данных таймингов не приводят ни к чему, как в плюс, так и в минус. Не знаю ему или кому другому, так же говорили что отключение субканалов при включенном APU снижает скорость как в VT3 так и в Карху. Я субканалы оставляю в Авто. Включено только Address Hash Bank + APU. Спасибо за ответ.

И напряжения "пониже" уже успел протестировать?

shuler37
Дополнение.
Раньше контроллер применял тайминги RDRDscl и WRWRscl.
Теперь контроллер может выбирать из этих двух, но по какому алгоритму выбор сделали авторы биоса пока непонятно, логичнее использовать больший.
CCDL=RDRDscl+7
У этого с OCN CCDL=14 RDRDscl=8 (типа CCDL=15)
CCDLWR2=WRWRscl+7
У OCN CCDLWR2=24, а WRWRscl=4 (типа CCDLWR2=11)

Ага. Не особо они пониже.
Принял. Спасибо.

anta777 у меня было так:
RDRDSCL 4, WRWRSCL 4
появились CCDL, я их забил вот так:
CCDL=RDRDSCL(4)+7=11
CCDLWR2=WRWRSCL(4)+7, но это получается 9, а CCDLWR2 min можно выставить 16 (потому что по jedec он минимум х2 от минимального CCDL, то есть минимум 2*8). Поэтому я наоборот WRWRSCL подогнал под CCDLWR2, то есть CCDLWR2 минимальный 16, а WRWRSCL=16-7=9
CCDLWR поставил минимальный 32

что скажешь?

Отлично, а если еще учесть, что контроллер обходит эти тайминги, то можно смело их оставлять в авто.

Какие в авто плата выставляет эти тайминги и RDRDscl с WRWRscl ?

хз какие то большие, проверю сейчас
кстати, SCL 4 у меня не бутается, а вот CCDL 10 бутается

Добавлено спустя 8 минут 25 секунд:
anta777 в общем если SCL оба в авто, CCDL все авто (остальные тайминги мой 6200cl28 профиль), то RDRDSCL ставит 9, WRWRSCL 25.
Какие ставит CCDL хз, их не отображает в биосе.
Если же руками вбить CCDL все три, а именно как я предложил выше (11, 16, 32), то плата подставляет RDRDSCL уже 4, а WRWRSCL так же 25.
Как будто WRWRSCL подтянулся не от CCDLWR2, а от CCDLWR, который минимально 32, вот и выходит как раз 32-7=25.

Наверное, применяется больший, SCL.

попробовал CCDL 11, CCDLWR2 22, CCDLWR 44 (как по джедек типа), SCL авто.
в итоге материнка поставила WRWRSCL 37, то есть все же CCDLWR берется для расчета, а не CCDLWR2, как по джедек.

может это из за высоких частот идет переход на CCDLWR?

значит, теперь изменили, раньше материнка брала от RDRDscl

anta777 я в стоке бутнулся, там были для 4800мгц 4/17, это расчет от CCDLWR2 как раньше

может они именно для высоких частот (6000+мгц, их я тоже проверил) сделали?

Тоже обновился на новый биос, хотя вроде и так все было стабильно Единственное Vsoc 1.14 , а прога показывает 1.2 . А что ставить в новых 3-х строчках ? И может что поправить у меня по таймингам или по вольтажу ?

shuler37 это совсем фул сток, ты примени свой профиль, но CCDLы все и SCLы авто.
ну или CCDL можно руками задать и посмотреть какие подставит SCL
от какого CCDL будет рассчитываться WRWRSCL

полный сток у меня так же рассчитывает, получается что WRWRSCL на околоджедеке берется не от CCDLWR, а от CCDLWR2
но при разогнанном профиле почему то уже от CCDLWR, по крайней мере у меня

Да я думаю смысла особого нет. Эти тайминги на производительность не влияют. Попробую перед установкой новой версии биоса, сейчас копаться не хочется.