odvolk10
FAW=32 для памяти с 1К страницей в банке, сейчас пользовательская вся такая.
Интерлив оптимален 256 байт, так как чтение идет дискретно по 64 байта на субканал за 16 транзакций или 8 тактов.
При выставлении интерлива 512 байт мы только при чтении 1К будем читать из двух каналов, а при 256 байт уже при чтении 512 байт чтение будет идти из двух каналов.
Сам размер интерлива не дает дополнительных задержек.

Представляю как у хакеров будет бомбить, когда пользователь BCLK чуть чуть меняет периодически.

Хакеры, в том числе и такие экзотические, ориентируются на средний конфиг, потому что там максимальная отдача. 🤷‍♂️

Ну и если задаться целью, то можно натренировать специализированную нейросеть чтобы она это увидела.

Первопричина-то не устранена, а она в том что разные инструкции по-разному грузят ядра, и хваленые AES-NI, SHANI и прочие в моментах просаживают напряжение в два-три раза сильнее средних инструкций, почему их на графике потребления так легко и видно. А уж если автор библиотеки ускорил алгоритм с помощью AVX…

Короче, аппаратное исправление тут невозможно, если только не сделать магический вжух так чтобы все инструкции потребляли одинаково и исполнялись одинаковое время (привет RISC и VLIW). Так что задача, как обычно, ложится на реализацию костылей разработчиками библиотек. Аппаратно это всё можно только усложнить, но не устранить саму причину.

HertZ
Интересная версия, но, насколько я понимаю, Data Scramble всё же в первую очередь нужен для изменения повторяющихся битовых паттернов и улучшения качества сигнала. Поэтому повышение стабильности — не случайный побочный эффект, а одна из его основных задач.

Приведённая статья скорее про электромагнитный анализ шифрования, а не про назначение Data Scramble в DDR. Что он может дополнительно усложнять некоторые атаки — вполне допускаю, но основной причиной его появления я бы это не называл.

-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------

Андрей, логику с BL16 и полосой 256 Б понял: четыре передачи по 64 Б идут через один канал, следующие четыре — через второй, поэтому на последовательном участке 512 Б оба канала уже задействованы. Для SR это выглядит вполне логично.

Но тогда хочу уточнить про рекомендации 2 КБ для Dual Rank. С чем именно связано это значение?

Насколько я понимаю, 2 КБ здесь — размер полосы interleaving контроллера, а не размер страницы DRAM. У x8-микросхем переход с SR на DR сам по себе не превращает страницу 1 КБ в 2 КБ.

2 КБ на DR нужны для уменьшения частоты переключений между рангами и ODT, сохранения row locality или из-за ограничений на одновременную активность кристаллов? И для каких именно конфигураций это проверено: 2×32 DR/2×48 DR, 4DIMM или вообще 4DIMM+DR?

Было бы интересно сравнение 256/512/1024/2048 Б при одинаковых таймингах, tFAW и Map Inversion — что конкретно меняется: ПСП, задержка, стабильность или результаты реальных нагрузок?

Если интересно наблюдать рассуждения на мировом форуме, вот ссылка

Ещё раз повторюсь, память гонят не только для игр. Почему здесь такое упорство всё мерить игровой производительность я так и не понял.

Memory interleaving ставил в enabled и мemory interleaving size 256. Так же как и с 512. Вообще нигде разницы с Auto не увидел. Память SR если что.

odvolk10, эта статья скорее для примера, конкретно работу о подсматривании за памятью я сейчас не нашел, но точно уверен что читал.

Таких статей довольно много, в том числе и конкретно про память:

https://arxiv.org/html/2409.02292v1

Тоже не совсем то, это про обратную ситуацию, когда память осознанно используется как антенна на уже взломанной системе. Но тоже очень по этой теме и Data Scramble это тоже прикрывает настолько, насколько это технически возможно.

В целом, не стоит искать сложного обоснования случайному побочному эффекту, когда вся суть скрыта в самом названии 🤷‍♂️



Данных функций с 2019-го года было внедрено много, и цель всегда одна - закрыть дыры, которые раньше не додумывались воспринимать всерьез. Пока петух не клюнул и трубы не прорвало.

Повышение стабильности в каких-то сценариях - это не предназначение, а просто случайный побочный эффект. Примерно как лекарство от запора может понизить артериальное давление.

Добрый день!
Была данная стабильная настройка больше года:

Неделю назад МП чудесным образом после перезагрузки не захотела стартовать( горел биос Flashback). Отдал в сц, взял временно на подмену другую, там стояла свежая версия биоса и данные настройки не пошли:

Подскажите что стоит менять, т.к. настраивал на ранних версиях биос по рекомендациям данного форума, сейчас давно здесь не читал ветку. Или может есть актуальная тема, где похожие вопросы были, понимаю не сильно должны все настройки измениться, биос то улучшить должны . Пока все оставил в авто.
Буду очень признателен!
Заранее спасибо

Сегодня утром читал. Не думал что кто то отсюда.

odvolk10
Не нужны 2К для DR, везде лучше ставить 256 байт, зачем себе ограничивать.

shuler37
Спасибо, это как раз полезный практический результат. Получается, на твоей SR-конфигурации разницы между Auto, 256 и 512 в выбранных тестах нет. Возможно, Auto и так выбирает аналогичное отображение либо нагрузка к размеру полосы нечувствительна.

-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------

Hertz
Ссылку посмотрел. Там действительно показано, что через активность оперативной памяти можно создать радиоканал утечки, и что Spread Spectrum может этому мешать. С этим не спорю.

Но именно Data Scramble в статье не рассматривается. В документации его обычно описывают как способ убрать повторяющиеся битовые последовательности на шине и снизить помехи, то есть улучшить качество сигнала.

Что он заодно может усложнять подобные атаки — вполне возможно. Просто я бы не называл безопасность его единственным или основным назначением, а повышение стабильности — случайным побочным эффектом. Думаю, тут мы просто по-разному расставили акценты

-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------

anta777
Понял, тогда 2 КБ к Dual Rank привязывать не буду. Правильно понимаю твою логику: дополнительный параллелизм рангов у DR и так работает внутри каждого канала, а увеличение полосы до 2 КБ ничего к нему не добавляет — только позже задействует второй канал? Поэтому 256 Б ты считаешь лучшим базовым вариантом и для SR, и для DR.

Тогда отдельно уточню у Veii, почему он связывает 256 Б именно с halved FAW. Возможно, он говорит уже не про канальный параллелизм, а про локальность строк или паттерн ACT.

Абсолютно нет. Достаточно долго сидел на 256. Сейчас в Авто. Ни в бенчмарках, ни в работе не увидел разницы, поэтому оставил в Авто.Очень подозреваю, что так и есть.

Еще немного вкрутил
Получилось сделать tPHYRDL 33/33 и tRDPRE/tWRPRE 3/3


6600cl26 1:1 trfc 120ns
SOC 1.28v
VDDIO 1.35v
MISC 1.10v
VDDP 1.0v
VDD 1.55v
VDDQ 1.47v
Nitro 1/2/1

Параллелизм вырастает, как наверное и общая ПСП в AIDA64. Но разве из-за мелкого интерлива, вместо быстрого чтения из уже открытой строки, КП не начинает плодить лишние циклы ACTIVATE / PRECHARGE? Эффективная общая задержка разве не вырастет? Это не ломает Row-Hit Rate? Row-Buffer Thrashing не возникает?
Неправильно подобранный Interleaving разрушает row-hit rate (попадание в уже открытую строку памяти), заставляя память лишний раз делать циклы перезарядки (tRP) и активации (tRCD), что на практике должно выливаться в микрофризы в играх.
Потому что у нас физическое ограничение: одна открытая строка в одном и том же банке, в один момент времени и один буфер строки. А если данные дробятся сильнее, то вырастает вероятность, что часть окажется в банке с уже открытой строкой, но в другой строке этого банка. Придется закрывать предыдущую строку... и открывать новую.
Ни одно ядро тогда не может вычитать свою целевую строку целиком за один присест. Вот можно поиграться в симуляции (Memory Channel Interleaving).
И если оптимизации задержки чтения памяти уделяется значительное внимание, то по записи все несколько хуже (в 24 раза хуже при конфликте Row-Buffer Conflict).
Все на правах ИМХО.

Табличку попросил ИИ составить по моим скриншотам. Ну не самому же ее делать -)

С чего это ПО будет запрашивать данные ровными аккуратными блоками по 512 байт? Там могут быть и 64 байта, и 4Кб. Сам по себе регистр в КП, переключающий режим интерлива, задержек не добавляет. Задержки может добавлять результат его работы. ИМХО.

Сегодня ужал первички при VDD 1.43. msi биос начиная с 1.40 показывает их красными стремными цифрами вместо белых. Далее искал наименьшее стабильное VDD, но в итоге ровно VDD=1.40/VDDQ=1.34 стабильное. Ниже 1.40 ТМ5 выдает ошибки.
Мой финальный профиль для 6000|2000|1.40






Тесты:
TM5 "Absolut@Anta777", своб.память авто (~26/32 тестируемой), 3 полных цикла примерно 1,5ч. Вроде absolut - самый жесткий тест.
Karhu 6400%
Ycruncher VT3 2часа (7200 секунд)
Макс температура 56-58. Причем что 1.35 что 1.43 одинаково.
Я даже форточку закрывал, чтобы слишком свежо не было =)

Добавлено спустя 31 минуту 20 секунд:
Чек-лист для таких же новичков как я. Вдруг кому пригодится. Сейвовый профиль без деградаций и перегрева. Для 7800x3d и 6000/2000/2x16 Hynix A-Die. На плате MSI MAG B850 Tomahawk (AGESA 1.3.0.1b)

Господа!
есть проблемка - айда64 латентность ожидал 65, но почемуто asus 70 показывает.
куда копать? может кто сталкивался?



ps
вот https://forums.overclockers.ru/viewtopic.php?p=18502986#p18502986
копирование тут какбы получше, но частота ниже

Я бы сказал спасибо что 192г вообще на 6200 запустились)

Так и не факт что запустились)

ну оно и 2133/6400 cl30 работает на vsoc 1.29... но трефи и тайминги не держит
вы подскажите пжст что покрутить? может винда тестовая сраная или версия айды
проверял y-cruncher pi 25b 487 секунд, vt3 tm5 usmus aida стресс cb24

Для 4хDR дополнительная латентность это нормально. Можно чуть уменьшить кручением таймингов, но для начала я бы убедился что оно вообще работает.

P.S. 6400 для 4хDR это точно фантастика.

HertZ все равно такое ощущение, что гдето 5 срезать как мсай можно