так и знал, что где-то упускаю:

tWRPRE=tWR+tWCL+6
tWRPDEN=tWRPRE+2

ну, тогда

и это стабильно?

ребят может кто-то скинуть, готовые пресеты 6400/6600/6666/6800 со всеми таймингами?
я полистал, не нашел. условно вот готовые оттестированные пресеты, работают на такой-то памяти и такой-то матери. если не заводится, понижай первички до стабильных, потом подгоняй все остальное по вкусу.

читаю форум, букв много. а по факту, всем нужны просто пресеты

Про пресеты у нас было:

Сорри, настолько эпичный был тот пост, что я не мог не процитировать.
А если серьезно, то скринов в теме была куча и как ни странно, цитата не такая уж "неверная". Тут вон у некоторых на тех же самых настройках, то 6600 экстрим со свистом, то ошибки через 10 минут. Некоторые плату просто не могут бОльше без ошибок, видимо. 6400 железно, а 6600 как ни крути - ошибки.

MegaBeaver
Ну а на третички то забил? Ужимай и тесты

Ну так он прав. У истоков разгона ддр5 на этом форуме он один из первых был. Я ковырял все равно с начальных его наработок. Потом вылезла инфа, что богоподобный апекс гавна кусок с кривым текстолитом, а уже у истоков разгона на мси был первым я, привет 7000 на авто и 6800ср1 30-40-40-52

Неужели поделился интеллектуальной собственностью

Ага, особенно эпично выглядели tRAS=tCL и RDRDdg=7 с WRWRdg=7.
Это интеллектуальная собственность филантропа-плейбоя.

Ну а у кого то twr мин 48 и tCL=tRCD=tRP оптимально и wrwrsg в два раза больше rdrdsg

Ты бы не позорился, а открыл Jedec для DDR5.
Но ты его даже не видел.
Я понимаю, что разгонять твоим методом- крути все, что крутится вниз, удобней, но это неправильно.
Нужно иногда включать мозги и понимать, что tRAS не может =tRCD или =tCL, а RDRDdg и WRWRdg не могут равняться 7.

Сохраняя соотношения от Jedec между таймингами при настройке памяти, мы себя защищаем от большого числа возможных ошибок, значительно уменьшая вероятность сбоя памяти, практически ничего не теряя в реальной производительности памяти.

Кстати, почему ты используешь формулу Jedec для tRAS, а не как начинал филантроп-плейбой ?
Не знаешь?
А я знаю, так как спор и ругань по поводу минимального tRAS произошли еще в ноябре 2021 на OCN, но дальше мне это стало неинтересно, так как общий уровень юзеров с OCN равен алзову и переубеждать фанатиков бредовых идей не собираюсь.

Хуже в чем?
Результаты не отличаются, что доказали форумчане.

И я так и не понял, почему у тебя tRAS не равен tCL?
В чем проблема?

И мне тебя очень жаль, так как ты вообще ничего не понимаешь в разгоне памяти, если думаешь, что у тебя реально работает tWR=12 при tCL=30.

И еще раз для тугодумов: для DDR5 tCWL=tCL-2, единственный верный вариант, а не tCWL=tCL (как было лучше для DDR4).

Приводи свои результаты, если не приведешь, то твой бред будет стерт.
Алзовщина тут не пройдет, пропаганду его идей я на форуме не допущу.

Доказательств нет, бред стерт.

Андрей, но ведь в шапке было написано сначала (возможно даже тобой или Ильей), что можно поставить tCWL=tCL и иногда так даже лучше. Про то, что это прямо грубая ошибка разговоры начались месяца 3-4 назад. Я без претензий и не спорю о правильности т к понимаю, что моих познаний тут не хватит, просто пишу, что тут так было в шапке

Молодец.

Предлагаю тему ддр5 создать без тебя. А то как то обидно, что то что на своем опыте пройдено, удаляет человек без ддр5, а все знания оперируются на пресвятой джедек.

У тебя уже компекс перед ним что ли?
Я манеру его общения не защищаю, но в отличии от тебя он то память разогнал. И даже работает.
Я бы вообще посоветовал лбдям ту самую Алщовщину попробовать, и даже если там коррекция ошибок срабатывает, то нужно этим пользоваться, а не упервшись в джедек свято покланяться. Забугорные оверы к этому уже пришли. А тут у нас авторитет с админ правами получается. Напоминает кстати ситуацию в одной стране с одной правдой и одним мнением.

Приведи доказательства, без доказательств инфа от тебя и алзова не принимается.

Добавлено спустя 3 минуты 3 секунды:

Игорь, в шапке было написано, что при tCWL=tCL авторы некоторых биосов обещают рост производительности, что связано именно с особенностями(ошибками) конкретных биосов.
Не забывай, что все биосы считают, что у твоей памяти tCL=tRCD=tRP, у нас это далеко не так.
На данный момент я вижу проблему с tCWL следующим образом:
Про повышение производительности при tCWL=tCL : вероятно, это происходит при чрезмерном снижении tCL, так как в идеале tCL=tRCD=tRP, а у DDR5 tCL занижают на 10 тактов и больше.
Совет : повышать tCL, оставляя tCWL=tCL-2, наблюдая за производительностью. Когда производительность станет выше при tCWL=tCL-2, то мы нашли наш минимальный tCL и истинный tCWL.
Еще легче найти истинный tCWL по tRDWR, при tCWL=tCL tRDWR должен быть на 2 такта меньше, чем tRDWR при tCWL=tCL-2.

Я Протестую!

Тут на чистой винде. Кто там вспоминал про занижение латентности? Первая у меня бсодоустойчивая из горой мусора от 3 платформ и кучей материнок.

Как видим Intel MLC более "мусороустойчив". Предлагаю паралельно аиды выкладывать в нём результат разгонов.

Вот потому тебе и надо больше напруг. Тема разжёвана еще на ддр4. При занижении температуры кп или наваливании на него лишних напруг , а так же завышении Vref можна от последнего ожидать интересные результаты из-за встроенной коррекции ошибок.
Вот у тебя ниже 16 Wrwr_sg не едет. А какой у тебя ССD_L /_L_MR стоят ? Может 16 ? Потому и не опускается?
От занижения Wrwr_sg есть профит и попробую сейчас доказать. А от занижения tWR у меня попугаев больше не становится.

Добавлено спустя 3 минуты 52 секунды:

Если CL на мси фейковый и реальный будет CL+2 (Ну если чисто ртл судить, хотя я скорее верю что асус 4 димм платы топового бивасеписца имеют) тогда все станет на свои места . и cl= tcwl действительно лучше

А у алзова и его товарищей попугаи растут на порядок, но нам их не покажут.
Джентельменам принято верить на слово.

Спасибо, понял

Результат от пережатия Wrwr_sg и отхода от правила wrwr_sg=rdrd_sg * 2
Wrwr_sg -28
rdrd_sg - 14
CCD_L / _L_MR = 14


Wrwr_sg -14
rdrd_sg - 14
CCD_L / _L_MR = 14


Как видим результат есть и он не 1-2 попугая что есть район погрешности. Имеем нехилое увеличение так же псп записи и самое главное в нашем аидодрочерстве - копии.

Пусть оно и не правильно но от себя я рекомендую пережимать Wrwr_sg и отходить от правила wrwr_sg=rdrd_sg * 2.
Хоть и понимаю что вопрос влияния на кп такого пережатия не изучен.

Вот как то так и доказывается прирост и отход от правил . Алзов конечно молодец топ 1 и все такое , но надо слова какими-то скриншотиками подкреплять. ВОт например по пережатию Twr такое покажи. Всегда есть смысл TWR жать. Так было и на ддр4 , но применяет ли плата такое значение я не знаю . У меня нет прироста. Может он у тебя есть - давай покажи. Будем изучать данный вопрос а не просто копировать тайминги .

Добавлено спустя 1 час 45 минут 33 секунды:
Все наши потуги из алдеровским кп и М-die hynix ну такое.
Ждем раптор и A - die. Вот новые дуальчики из калечным Tras на мелкой.

Если дуалы едут уже 7200 то в синглах на 8000 я уже не сомневаюсь.

плюс 1000 в aida фотоворкс. Но субъективно - какие-то подёргивания в поведении, пропадает "плавность". Наблюдаю, пробую. До того было 24/12/авто (не помню, что там в CCL-ях было).