Member
Статус: Не в сети Регистрация: 22.09.2018 Откуда: Беларусь Фото: 0
anta777 писал(а):
неверный tRAS
Хулиган пишет
новые вводные: полностью игнорируется тайминг tRAS на системах АМ5 (не на ддр5, а именно на АМ5) правило: tRAS - установка минимального значения, пустой тайминг в настоящий момент минимальное значение 30
Member
Статус: Не в сети Регистрация: 22.09.2018 Откуда: Беларусь Фото: 0
anta777 писал(а):
tRAS=tRC-tRP
Благодарю. А можете пояснить логику выставления значения TREF. Вы предлагаете
anta777 писал(а):
tREFI=52224 самый оптимальный вариант
А в гайде хулигана фигурируют другие значения
правило: tREFI = 3.9 x истинная частота памяти для 6000Мгц это 3.9 x 3000 = 11700 предельный tREFI 65535 предельный tREFI для 6000МГц = 3.9 x истинная частота памяти x 5 = 3.9 x 3000 x 5 = 58500
Куратор темы Статус: Не в сети Регистрация: 10.06.2011
По инсайдерской информации от Rowhammer & DDR5 developer (JEDEC) Aichinger Barbara настройки памяти у АМД сознательно нарушают джедек. В чем суть. 1.Режим работы памяти выбирается установкой значения RRDS. При RRDS=8 устанавливается режим работы памяти BL32 OTF, а нужный нам режим работы памяти BL16 устанавливается при RRDS=4-7. 2.tBurst у АМД=3. 3.CCDL у амд всегда выбирается максимальным из возможных, если нарушены соотношения: RRDL=CCDL WTRL=CCDL*2
Добавлено спустя 1 час 25 минут 51 секунду: Для уменьшения латентности нужно: Bank Swap Mode is set to Swap APU Address Hash Bank set to Disable
Куратор темы Статус: Не в сети Регистрация: 10.06.2011
Вроде нет, с 8 производительность выше. По-моему мнению RRDS=8 режим BL16, а не BL32 а RRDS=4-7 режим BL8.
Добавлено спустя 2 минуты 13 секунд: Нужно думать про другое. Если планку АМД рассматривает как 2 планки, то реально применяются для двух однорангов и WRRD и dd-тайминги.
Куратор темы Статус: Не в сети Регистрация: 10.06.2011
Да, по 32-бит два канала. А в DDR6 будут 4 канала по 16-бит, так как иначе не впихнуть повышенную скорость передачи. С 1-го канала нужно брать 64 байта, так как строка кэша в процессоре составляет 64 байта. А с одной планки у DDR5 сейчас считывается 128 байт, а у DDR6 будет считываться 256 байт за один раз.
По инсайдерской информации от Rowhammer & DDR5 developer (JEDEC) Aichinger Barbara настройки памяти у АМД сознательно нарушают джедек. В чем суть. 1.Режим работы памяти выбирается установкой значения RRDS. При RRDS=8 устанавливается режим работы памяти BL32 OTF, а нужный нам режим работы памяти BL16 устанавливается при RRDS=4-7. 2.tBurst у АМД=3. 3.CCDL у амд всегда выбирается максимальным из возможных, если нарушены соотношения: RRDL=CCDL WTRL=CCDL*2
Добавлено спустя 1 час 25 минут 51 секунду: Для уменьшения латентности нужно: Bank Swap Mode is set to Swap APU Address Hash Bank set to Disable
а почему тебе bl32 не нравится? bl16 же минимальный, т.е. для пропускной 32 лучше.
Добавлено спустя 3 минуты 39 секунд:
anta777 писал(а):
Вроде нет, с 8 производительность выше. По-моему мнению RRDS=8 режим BL16, а не BL32 а RRDS=4-7 режим BL8.
Добавлено спустя 2 минуты 13 секунд: Нужно думать про другое. Если планку АМД рассматривает как 2 планки, то реально применяются для двух однорангов и WRRD и dd-тайминги.
так многие туда единицы ставят в dd и вроде не жалуются.
Сейчас этот форум просматривают: Vivian и гости: 11
Вы не можете начинать темы Вы не можете отвечать на сообщения Вы не можете редактировать свои сообщения Вы не можете удалять свои сообщения Вы не можете добавлять вложения