Сообщения без ответов | Активные темы


Список форумов » Тематические форумы » Оперативная память

Часовой пояс: UTC + 3 часа




Куратор(ы):   anta777    fedx   



Начать новую тему Новая тема / Ответить на тему Ответить  Сообщений: 43791 • Страница 2043 из 2190 • <  1 ... 2040  2041  2042  2043  2044  2045  2046 ... 2190  >
  Пред. тема | След. тема 
В случае проблем с отображением форума, отключите блокировщик рекламы
Автор Сообщение
  Igor-Igor
Прилепленное (важное) сообщение

Member
Статус: Не в сети
Регистрация: 18.05.2005
Откуда: Moscow
Фото: 9
Принятые в теме сокращения (и заодно необходимые утилиты для отладки и тестирования памяти)
TM5 - TestMem5
ATC=Asrock Timing Configurator 4.0.4 for z370/390
Asrock Timing Configurator 4.0.13
Asrock Timing Configurator 4.0.12 for z690
Asrock Timing Configurator 4.0.10 for z590
Asrock Timing Configurator 4.0.9 for z490
Asrock Timing Configurator 4.0.8
Asrock Timing Configurator 4.0.3 for z170/270/490

Asrock Timing Configurator 4.0.16
https://drive.google.com/file/d/1-PdgLkCf-5cA3b1kqO2CmFyhXtz-tiS3

AMT - Asus MemTweakit Asus MemTweakIt 2.02.44
При настройке памяти в BIOS ставим ОБЯЗАТЕЛЬНО MRC Fast boot=disable (включаем при этом режим тонкой тренировки, если же выставим enable, то включаем режим грубой тренировки).
Оптимально при разгоне памяти использовать в биосе множитель памяти 133, а не авто или 100, что даст возможность создать комфортные условия для контроллера памяти в процессоре и снизить напряжения ио и са ! Недаром в Jedec шаг между спидбинами именно 133, а не 100!
Для плат с Alder Lake напряжения VDD и VDDQ на память могут отличаться не больше, чем на 300 мВ.
Для плат на основе логики z690 и b660:
VDD>VDDQ
VDDQ>=VDD-300mV(0.3V)
Лучше на VDDQ не превышать 1.25V. Вполне возможно 1.30V. MSI дает зазор до 1.40V.
Для таймингов должно выполняться требование:
_dr=_dd

Разгон памяти у современной DDR4 (16 банков,RRDS=4,FAW=16,BL=8) эффективен только при tRC<=64,если каждый новый блок чтения происходит с разных банков памяти.
Для 4-х слотовых плат при разгоне желательно в биосе отключить неиспользуемые слоты.
Для максимальной производительности памяти значение tRFC в тактах для 8-Гбитных чипов должно быть кратно 8,а для 16-Гбитных чипов - 16. Если это правило не соблюдать, то будут вставлены лишние такты при каждом цикле обновления памяти.
Для желающих максимально снизить tRFC.
Делим tRFC на сумму tRCD,tRTP и tRP.
Если результат ближе к 4, то снижать tRFC можно по 4 такта.
Если результат ближе к 2, то снижать tRFC можно по 2 такта.
Это связано с тем, что обновление происходит субмассивами, которые обязательно кратны 2.

Новая информация по tRAS
Чтение с модуля памяти у DDR4 происходит блоками. Минимальный блок сейчас составляет 64 байта, что связано с размером строки кэша у процессора. Этот блок может считываться как с одного банка, так и с разных.
tRAS=tRCD+tRTP (при считывании 8 байт с одного банка)
tRAS=tRCD+tRTP+4 (при считывании 16 байт с одного банка)
tRAS=tRCD+tRTP+8 (считывание 24 байт - маловероятно)
tRAS=tRCD+tRTP+12 (при считывании 32 байт с одного банка). Самый верный выбор для DDR4!
tRAS=tRCD+tRTP+16 (считывание 40 байт - маловероятно)
tRAS=tRCD+tRTP+20 (считывание 48 байт - маловероятно)
tRAS=tRCD+tRTP+24 (считывание 56 байт - маловероятно)
tRAS=tRCD+tRTP+28 (при считывании 64 байт с одного банка)
Для DDR4 оптимальным выбором является 4-й или последний вариант.
Но если выставить tRAS меньше, то ничего трагичного не произойдет, так как джедек придумала предохранитель (tRTP), поэтому можно не заморачиваться и выставлять минимальный tRAS (=tRCD+tRTP).


Напряжения на процессоре при разгоне памяти
SA- безопасный уровень (по данным MSI) 1.35, растет от частоты памяти и зависит от подключенной периферии к PCIE, чем больше скорость видеокарты и NVME-диска, тем выше нужно напряжение.
IO (для Z590 =IO2, а просто IO можно оставлять в авто, для Z690=IVR DDQ)- обычно хорошо работает если на 50 мВ ниже SA, но чем ниже, тем лучше, стараться максимально снижать.
Тоже растет с ростом частоты памяти.
Для ориентира при настройке всегда рекомендую глянуть, что за напряжения SA и IO выставляет материнка в авто.


Для начала тезисно несколько правил «успешного разгона и установки памяти»:
1. Ни в коем случае не используем XMP профили – этот режим протестирован на совместимость, но не даёт оптимальную производительность. Поскольку заводская настройка не блещет идеальным подбором, можно получить до 20-25% производительности дополнительно, вручную настраивая тайминги и напряжения. Также XMP режим чреват завышениями вольтажа самой память и контроллера памяти\SOC.
2. Правильная установка модулей – А2 (для одного модуля), A2B2 (для двух модулей).
3. Самый лучший разгон по частоте достигается при использовании одного модуля, при наличии двух планок максимальная частота лишь немного хуже. У четырёх – либо хуже (на устаревающем LGA2011-3) либо такой же или лучше (LGA2066), которые могут стабильно работать с 4мя модулями на 4000CL16.
4. Если используется два модуля, то худший модуль (требующий бОльшего напряжения для стабильного разгона) должен стоять ближе к процессору в слоте A2.
5. Перед настройкой частоты и таймингов памяти отключить подсветку модулей памяти - т.к. это даёт лишний нагрев.

УНИВЕРСАЛЬНЫЙ ГАЙД ПО НАСТРОЙКЕ от Agiliter
Универсальный гайд.
0. Устраните любые потенциальные проблемы с другим железом. Снимите разгон с видеокарты, снизьте частоту цп на 300 с сохранением напряжения. Не забудьте вернуть RTL в авто если сейчас не авто.
1. Крутим очень короткий мемтест, то есть если минуту живёт сразу снижать тайминг дальше. Ищите не стабильность, а явно сбойное значение тайминга, запишите его - пригодится. Гораздо проще найти явно нерабочее значение и от него плясать чем пытаться ловить нестабильность часами. Это также помогает диагностировать сбойные тайминги на ранее "стабильной памяти".
Не пытайтесь найти предельные значение сразу. Сначала скрутите до +2 от минимально стабильного. Многие тайминги идут параллельно поэтому бессмысленно пытаться скрутить до упора с первого прохода.
CR выставить на 2 если стоит 1. В самом конце можно попробовать скинуть до 1. 3 Ставить только на очень большую частоту или если по другому ну совсем никак.

Начните с RCD, CL. Не обязательно должны быть одинаковыми, обычно CL идёт меньше чем RCD.
RAS сразу пробуйте как RCD+CL+4, до этого значения от него существенная разница, дальше меньше.
CWL<=CL. Допустимые значения 9,10,11,12,14,16,18,20.
RP можете выставить по RCD, если пойдёт меньше - тоже неплохо, не уверен правда насчёт смысла.
RTP без формул. Если не идёт вниз можно попробовать поднять чуть чуть RP. В DDR4 явно связан с WR соотношением 2 к 1 (например WR20\RTP10), физически хранится одно значения и в зависимости от операции интерпретируется.
Скрутите FAW до 16(так и оставьте если работает). С таким FAW скручивайте RRD(оба, L обычно больше чем S), возможно поедут на 4 оба. Если до 4 не удалось спустить поднимите FAW до уровня RRDL*4 и попробуйте ещё, хотя это скорее всего уже почти предел.
Обычно L>=S. L - SG(Same Group). S - DG(Different Group) Напр. RRD_L>=RRD_S.
CKE=5
СCDL>=4
RDRD_DD и прочие подобные можно проигнорировать если у вас нет двух планок на один канал (4 планки). DD-Different Dimm. Тоже самое с DR-Different Rank если у вас одноранговая память.
RDWR_SG(DG) и подобные сочетания скручивайте до минимальных рабочих, потом накиньте сверху +2. Как уже отметил обычно SG>=DG.
WTR не трогайте он сам спустится когда будете скидывать WRRD_SG(DG) и прочие подобные. Если сам меньше не стал тогда руками скидывать.
WR снижать через WRPRE если есть. Если нет или не снижает WR, То скрутите его скажем до 12 или +4 от рабочего, потом дожмёте если не лень будет.
RFC явных формул нет, крутить после всего списка сверху. Не пытайтесь найти его минимальное значение если не хотите чтобы память начинала сыпать ошибками от любого чиха. найдите пограничное со стабильностью значение и накиньте сверху 20 или сразу 40. Может реагировать на RAS+RP, RRD, FAW, причём в обе стороны (то есть может "сломаться" если задрать названные), а может и не реагировать...
REFi больше лучше. Связан с RFC. REFI сколько память "работает" - RFC сколько "отдыхает". Оба тайминга лучше не пытаться найти предельное значение.Заметно реагируют на температуру.
Многие тайминги отзываются и на температуру и на напряжение. Поскольку напряжение может как позволить снизить тайминг, так и увеличить температуру, то середину можно искать очень долго, поэтому лучше бы вовремя остановится.
Тестируйте тщательно с перезагрузками, сном, холодным стартом.
RTL и IOL вам кто-то другой пусть советует как настраивать, от них у меня голова болеть начинает...

Таблицы от anta777
Актуальные (последние) версии:
TableDRAMIntel(simple3nov2020+simple12oct2020+обычная)
http://bit.ly/3rTIBLv
http://bit.ly/3nWJlxB
http://bit.ly/32WnkTU
Conf tm5(slight+uni@LMHz+extreme+absolut)
http://bit.ly/2Oe8R00 - суперлайт
http://bit.ly/2H9jIZH - универсальный
http://bit.ly/2MUvl6n - экстремальный
http://bit.ly/3D9TUnD - абсолют
http://bit.ly/3STH2wx - новый для интела и DDR5
http://bit.ly/3wedj8U - новый для Ryzen3D и DDR5
Тяжелый
http://bit.ly/35eKfeJ

Расчет таймингов (на материнках ASUS)

tRASmin=tCL+tRCD+2
WTRS/L устанавливаются в биосе через WRRDdg/sg согласно формуле:
WRRD_sg=6+CWL+WTR_L
WRRD_dg=6+CWL+WTR_S
WR - через WRPRE (для матплат ASUS):
WRPRE=4+CWL+WR
RTP - через RDPRE (для матплат ASUS)
RDPRE=RTP

МЕГАпост про RTL и настройку
ПРО НАПРЯЖЕНИЕ НА ПАМЯТЬ!
VDDDQ=1.5 V max по Jedec
VrefCA=0.6xVDDDQ=0.9 V (max по Jedec), в даташите контроллера интел тоже разрешено максимальное vrefca=0.6xVdddq.
То есть при обычной настройке биоса, когда VrefCA=0.5xVDDDQ, VDRAM<=1.8 V, чтобы уложиться в нормы по Jedec.
А если при этом в биосе настроить vrefca=0.49xvdddq (разрешено по Jedec), то безопасное Vdram может быть еще выше=1.837 V.
Вывод: для контроллера процессора напряжение на память <=1.8 V неопасно

ПРО НАСТРОЙКУ SLOPE И СОПРОТИВЛЕНИЙ!
https://www.overclock.net/threads/the-importance-of-skew-control-for-memory-overclocking.1774358/
https://forums.overclockers.ru/viewtopic.php?p=17385457#p17385457

МЕТОДИКА ПОДБОРА ВЕРНЫХ RTT WR, RTT PARK, RTT NOM
https://forums.overclockers.ru/viewtopic.php?p=17484594#p17484594
На OCN есть методика их подбора с помощью Passmark memtest86, использовать только 8-й тест.


ШАБЛОН ПОСТА
Код:
CPU Name: Intel® Core™ i7-7740K CPU @ 4.30GHz
Motherboard Model: MSI X299 GAMING PRO CARBON AC (MS-7A95)
Total Size: 8192 MB
Type: Single Channel (64 bit) DDR4-SDRAM
Frequency: 2750 MHz - Ratio 1:31
Timings: 21-31-31-63-2 (tCAS-tRC-tRP-tRAS-tCR)
Slot #1 Module: G.Skill 8192 MB (DDR4-2137) - XMP 2.0 - P/N: F4-3200C14-8GVR

[img]Ссылка на скрин[/img]
Для сбора статистики по установленным чипам памяти просьба прикладывать скрины программы Taiphoon Burner и указывать напряжения на DIMM, IO и SA![/color]


Расшифровка коротких наименований таймингов часть 1 и часть 2

Предварительная настройка параметров разгона в BIOS платы (на примере плат ASUS)

Пресет для поиска максимальной частоты DDR4 и расчета таймингов от Agiliter (может пригодиться тем у кого плата автоматом выставляет какую-то дичь при автоматической частоте)
Необходимо дополнительное тестирование и ваши предложения что там добавить или поменять.

Кстати, на нашем форуме есть еще и другая Таблица по расчёту таймингов

ССЫЛКИ на другие ресурсы
https://github.com/integralfx/MemTestHelper/blob/oc-guide/DDR4%20OC%20Guide.md
https://www.hardwareluxx.de/community/threads/intel-ram-oc-thread-guides-und-tipps.1230518/
https://www.overclock.net/threads/official-intel-ddr4-24-7-memory-stability-thread.1569364/
https://www.systemverilog.io/

Таблица tRFC от integralfx
Below are the typical tRFC in ns for the common ICs:
IC tRFC (ns)
Hynix 8Gb AFR 260 - 280
Hynix 8Gb CJR 260 - 280
Hynix 8Gb DJR 260 - 280
Micron 8Gb Rev. E 280 - 310
Micron 16Gb Rev. B 290 - 310
Samsung 8Gb B-Die 120 - 180
Samsung 8Gb C-Die 300 - 340

Таблица tRFC от Reous v26
#77

Расшифровка чипов, находящихся в модуле памяти у разных производителей
#77

Ревизии печатных плат. A0,A1 или A2 планки, как узнать
#77
#77
#77
#77

Статистика tRCD планок в зависимости от типов чипов
#77
#77
#77
Чем выше вы в вертикальном столбце, тем удачнее планки.
Чем интенсивнее цвет, тем выше статистический процент (данные старые,теперь удачнее чипы выходят)
На 1 таблице все,что выше красной линии - суперотборники.

Советы по верной тренировке
1.Поднять напряжения на VCCSA и VCCIO.
2.Включить в биосе Round Trip Latency.
3.Для гигабайтов - memory enchancement=normal.

Руководство по разгону памяти для начинающих блондинок
https://docs.google.com/document/d/15qsrwUxGbKtqjeyEhmCear2kN9hCt2noKK5z14Webhg/edit?usp=sharing
https://docs.google.com/document/u/0/d/1QacU405kVV10-qBdrqQKOY0v-FKlBFpLcEDn0QpriSE/mobilebasic на русском
Мобильная версия
https://docs.google.com/document/u/0/d/15qsrwUxGbKtqjeyEhmCear2kN9hCt2noKK5z14Webhg/mobilebasic

Программы для тестирования памяти
GSAT- https://drive.google.com/file/d/1iCj0-jQIXIlo_Zvm5jO949ZH9fClTNF3/edit
для длинных тестов добавил параметр "--pause_delay" чтоб периодически не отключались потоки


Последний раз редактировалось anta777 09.12.2024 13:52, всего редактировалось 165 раз(а).
Внесены дополнения по tRFC и tRAS.


Реклама

Партнер
  xalexiv

Member
Статус: Не в сети
Регистрация: 27.04.2010
Откуда: Куба
St@s1987 писал(а):
это не значит, что данные не могут дальше передаваться по шине DQ в диапазоне команд PRE - ACT

Дальше нам не интересно, данные попали на шину данных и движутся по ней даже во время PRE.
Скорость памяти зависит от того, сколько тактов нужно от ACT до попадания данных на шину, а это все варианты комбинаций таймингов в пределах от ACT до PRE (время tRAS).
При слишком зажатом tRAS возможно преждевременное закрытие строки, когда ещё не все данные прочитаны/записаны, тогда строку приходится открывать заново, это бесполезная потеря времени. А если при этом выполняется прямая запись на диск из памяти, то это катастрофа - файл повреждён.
С другой стороны, слишком большое значение tRAS может привести к потере данных из-за утечек в ячейках - слишком долго до PRE ячейки не подзаряжаются.
  cursedtai

Junior
Статус: Не в сети
Регистрация: 29.09.2022
Здравствуйте. Какой тест anta777 лучше использовать абсолют или экстрим? какой более тяжёлый?
  Victor91rus

Member
Статус: Не в сети
Регистрация: 04.06.2017
Фото: 6
xalexiv писал(а):
Скорость памяти зависит от того, сколько тактов нужно от ACT до попадания данных на шину

Это не так, потому что работа с памятью не заканчивается на первой отправке данных.
Истинная скорость памяти в быстром чередовании при любом характере и порядке команд.
Есть же живой пример: память на XMP против ручной настройки. На XMP обычно низкий tCL, но тайминги на чередование из мусорки. Даже если при ручной настройке снизить частоту и завысить tCL, она все равно будет быстрее. (Везде, кроме линейного чтения в аиде)
  xalexiv

Member
Статус: Не в сети
Регистрация: 27.04.2010
Откуда: Куба
Victor91rus писал(а):
Это не так, потому что работа с памятью не заканчивается на первой отправке данных.
Истинная скорость памяти в быстром чередовании при любом характере и порядке команд.

А что по вашему чередуется? Разве не "отправки данных" из разных ячеек? Пока данные не прочитаны чередовать нечего.
Термин "истинная" не совсем уместен, скорее "итоговая", т.к. скорость чередования тоже зависит от скорости чтения из ячейки.
  Victor91rus

Member
Статус: Не в сети
Регистрация: 04.06.2017
Фото: 6
xalexiv писал(а):
А что по вашему чередуется?

xalexiv писал(а):
скорость чередования тоже зависит от скорости чтения из ячейки.

Открытие строк в группах чередуется, и скорость чередования в теории тоже зависит от того, как быстро можно будет открыть новую строку, но это только если взять одноранги 1DPC и ставить совсем нереальные тайминги на строку, при этом заведомо разогнав чередование, чтобы память не успевала закрыть прошлую строку к моменту, когда другая группа уже отработала. Но это из разряда фантастики, таких таймингов нет даже в XMP или JEDEC, а при ручном разгоне никто не задирает тайминги в небеса, чтобы ухудшить производительность. А если у вас двухранги, или 2DPC, то я не уверен ,что там вообще можно даже специально запороть чередование таймингами на строку. По крайней мере, вы не получите и близко того эффекта ,который вы получите, если запорете чередование непосредственно таймингами на чередование.

В XMP есть тайминги, которые запарывают скорость подачи команд ACT. Это неадекватно завышенные RRD,FAW, RDRD,WRWR. Особенно RDRD_dg и WRWR_dg.

Я же пару страниц назад сокрушался, что у меня не ехали WRWR и RDRD 4, ехали только 5, и поэтому решил сидеть на 3600 вместо 4133. Из-за этих двух таймингов 3600 выходил быстрее вообще при любой нагрузке на память. А ведь это всего 2 тайминга изменены на малюсенькую единичку! Всего-то уменьшил плотность активаций на 20%, ну и скорость памяти просела почти на те же 20%. А теперь поробуйте сделать что угодно с tCl+tRCD+tRP+tRAS+tRC, чтобы скорость замедлилась на 20%. Сколько вам придется десятков единичек прибавить? Боюсь, что вы в ограничения биоса, контроллера или MR упретесь раньше, чем возымеете искомый эффект.

Впрочем ,дело было не в бобине, и стабильность я нашел в другом месте, где не ожидал. Потому что уже забыл, что процессор какого-то хрена может влиять на tRCD, являющийся по идее чисто внутренней характеристикой памяти. Столкнулся с этим в третий раз ,и все равно искал 2 дня в чем дело :D
  Agiliter

Advanced member
Статус: Не в сети
Регистрация: 29.03.2017
Victor91rus писал(а):
RDRD,WRWR. Особенно RDRD_dg и WRWR_dg

Их нет в XMP и у меня есть очень серьезные сомнения что они отвечают напрямую за ACT. У меня вообще есть подозрения, что эти тайминги не памяти, а скорее ограничивают контроллер.
В XMP есть только около 1/2 таймингов который есть в биос. К слову там МОЖЕТ быть RC но он как правило либо не применяется из XMP либо его там просто нет.

_________________
https://docs.google.com/spreadsheets/d/1QpzbIzmoE3ntu6XvpchHspxqA0o6FPxc63_diTelzXw

  anta777

Куратор темы
Статус: Не в сети
Регистрация: 10.06.2011
xalexiv писал(а):
St@s1987 писал(а):
это не значит, что данные не могут дальше передаваться по шине DQ в диапазоне команд PRE - ACT

Дальше нам не интересно, данные попали на шину данных и движутся по ней даже во время PRE.
Скорость памяти зависит от того, сколько тактов нужно от ACT до попадания данных на шину, а это все варианты комбинаций таймингов в пределах от ACT до PRE (время tRAS).
При слишком зажатом tRAS возможно преждевременное закрытие строки, когда ещё не все данные прочитаны/записаны, тогда строку приходится открывать заново, это бесполезная потеря времени. А если при этом выполняется прямая запись на диск из памяти, то это катастрофа - файл повреждён.
С другой стороны, слишком большое значение tRAS может привести к потере данных из-за утечек в ячейках - слишком долго до PRE ячейки не подзаряжаются.

Ячейки могут не подзаряжаться аж до времени =tREFI.
И зажатый трас не помешает прочесть все данные, так как ограничителем будет выступать tRTP.

Добавлено спустя 3 минуты 32 секунды:
RDRD и WRWR ограничивают не ACT, а время между командами Read и Write

Добавлено спустя 1 час 8 минут 27 секунд:
Agiliter писал(а):
Victor91rus писал(а):
RDRD,WRWR. Особенно RDRD_dg и WRWR_dg

Их нет в XMP и у меня есть очень серьезные сомнения что они отвечают напрямую за ACT. У меня вообще есть подозрения, что эти тайминги не памяти, а скорее ограничивают контроллер.
В XMP есть только около 1/2 таймингов который есть в биос. К слову там МОЖЕТ быть RC но он как правило либо не применяется из XMP либо его там просто нет.

RDRDsg и WRWRsg тайминги именно памяти.
А вот dg , вполне возможно, связаны еще и с контроллером

_________________
TableDRAM(simple+обычная) bit.ly/3rTIBLv bit.ly/32WnkTU
Tm5(ddr4/5) bit.ly/2Oe8R00 bit.ly/2H9jIZH bit.ly/2MUvl6n bit.ly/3wedj8U bit.ly/3STH2wx

  xalexiv

Member
Статус: Не в сети
Регистрация: 27.04.2010
Откуда: Куба
Victor91rus писал(а):
процессор какого-то хрена может влиять на tRCD
Интересно, где можно об этом почитать? По идее во время работы процессор никак не должен влиять на тайминги. Они проверяются только при старте системы (защита от дураков) и могут корректироваться тренировкой по алгоритму зашитому в биос.
Victor91rus писал(а):
Открытие строк в группах чередуется, и скорость чередования в теории...
Всё это погружение в дебри, смотрите в корень, самое важное от чего зависит скорость и всё остальное - то что происходит "внутри" tRAS, отсюда и нужно плясать.
anta777 писал(а):
Ячейки могут не подзаряжаться аж до времени =tREFI.
И зажатый трас не помешает прочесть все данные, так как ограничителем булет выступать tRTP.
Так и есть, насчёт min/max tRAS я конечно утрирую, написал для понимания его важности, на что могло бы влиять теоретически, чтоб чайники не кидались в крайности. :D
  Victor91rus

Member
Статус: Не в сети
Регистрация: 04.06.2017
Фото: 6
xalexiv писал(а):
Всё это погружение в дебри

это не дебри, а реальная работа памяти. Она не ограничивается скоростью работы строки, их нужно непрерывно открывать снова и снова.

xalexiv писал(а):
самое важное от чего зависит скорость и всё остальное - то что происходит "внутри" tRAS, отсюда и нужно плясать.

спорить бесполезно. Не хотите протестировать вы - протестирую я.
Я выбрал линкс, аиду и архиватор. Просто вдумайтесь в эти цифры. Повышение TRCD на 20 и TRAS на 30(!!!!) по скорости отнимает меньше, чем повышение RDRD и WRWR на 1. (хотел оба на 30, но это не важно, там результат один)
результаты
Вложение:
ГруппыVSстроки.jpg
ГруппыVSстроки.jpg [ 381.01 КБ | Просмотров: 429 ]

Пруф, что я это не выдумал (полная запись теста): https://youtu.be/iQw-GplJ0UI

Это подтверждает мой тезис о том, что правильное и быстрое чередование - самое важное в работе памяти. A TRAS достаточно просто не ставить почти в 2 раза больше ,чем он должен быть, и проблем не будет.
  anta777

Куратор темы
Статус: Не в сети
Регистрация: 10.06.2011
Витя, я раньше постил в тему, что большинство операций с памятью занимает RDRDdg, затем WRWRdg и всего несколько процентов RDRDsg и WRWRsg.

Добавлено спустя 41 секунду:
Проводилось исследование, как часто при реальном использовании происходят обращения в памяти к разным банкам.
Оказалось, что
RDRDsg- 2%
WRWRsg- 2%
WRWRdg- 30%
RDRDdg- 66%

_________________
TableDRAM(simple+обычная) bit.ly/3rTIBLv bit.ly/32WnkTU
Tm5(ddr4/5) bit.ly/2Oe8R00 bit.ly/2H9jIZH bit.ly/2MUvl6n bit.ly/3wedj8U bit.ly/3STH2wx

  Victor91rus

Member
Статус: Не в сети
Регистрация: 04.06.2017
Фото: 6
anta777Так я dg и протестировал. Благодаря ним чтение/запись может долгое время осуществляться на почти каждом такте, то есть на почти максимальной скорости. Лишь бы было правильное и быстрое чередование.
  anta777

Куратор темы
Статус: Не в сети
Регистрация: 10.06.2011
Так я поэтому и привел данные, что они полностью подтверждают твое мнение!

_________________
TableDRAM(simple+обычная) bit.ly/3rTIBLv bit.ly/32WnkTU
Tm5(ddr4/5) bit.ly/2Oe8R00 bit.ly/2H9jIZH bit.ly/2MUvl6n bit.ly/3wedj8U bit.ly/3STH2wx

  xalexiv

Member
Статус: Не в сети
Регистрация: 27.04.2010
Откуда: Куба
Victor91rus писал(а):
Это подтверждает мой тезис о том, что правильное и быстрое чередование - самое важное в работе памяти.

Разве этот постулат кто-то оспаривает? Возникает вопрос, изменением какого параметра мы можем ускорить или замедлить чередование?

Тогда мой тезис такой - радикально увеличить скорость можно только наращиванием параллелизма (что успешно реализовано в DDR5), т.к. предельные частоты на шинах давно достигнуты, а скорость накопления заряда на ёмкости нельзя увеличить. :D


Последний раз редактировалось xalexiv 12.06.2023 18:43, всего редактировалось 2 раз(а).

  anta777

Куратор темы
Статус: Не в сети
Регистрация: 10.06.2011
ранк и канал интерлив в биосе

_________________
TableDRAM(simple+обычная) bit.ly/3rTIBLv bit.ly/32WnkTU
Tm5(ddr4/5) bit.ly/2Oe8R00 bit.ly/2H9jIZH bit.ly/2MUvl6n bit.ly/3wedj8U bit.ly/3STH2wx

  xalexiv

Member
Статус: Не в сети
Регистрация: 27.04.2010
Откуда: Куба
anta777 писал(а):
Ячейки могут не подзаряжаться аж до времени =tREFI.

Да, если к ячейкам не было обращения. При чтении ёмкость ячейки подключается к шине данных и значительная часть заряда уходит на шину. Можно допустить, что в этом случае остаток заряда вполне может потеряться до окончания (чрезмерно большого) tRAS за счёт саморазряда, особенно при нагреве...
Вывод неверный, вычёркиваем.


Последний раз редактировалось xalexiv 13.06.2023 9:12, всего редактировалось 1 раз.

  Victor91rus

Member
Статус: Не в сети
Регистрация: 04.06.2017
Фото: 6
xalexiv процесс чтения и дозарядки - один и тот же процесс. Я же выше вам описал как это происходит. Как только ячейка подключена к усилителю, тот "нащупывает" в ней потенциал относительно 0,5VDD, и в зависимости от нащупанного, начинает процесс зарядки/разрядки, что и является также процессом чтения и передачи на внешнюю шину одновременно. Через tRTP времени она будет заряжена и отключена от усилителя по команде PRECHARGE.
Если команда PRECHARGE не была подана, как вы предложили, то есть мы все еще в рамках tRAS, то строка все еще будет активна, усилители подключены и удерживают заряд на должном уровне. Потеря заряда в рамках tRAS невозможна!

А ваш сценарий с потерей данных можно в теории реализовать, но не в рамках tRAS, а после него, если tRP задать больше чем tREFI. В таком случае ячейка будет отсоединена и будет терять заряд, однако tRP не даст провести новую активацию. И если tRP будет выше чем tREFI, то тогда заряд может утечь до нечитаемого уровня.
Но это, очевидно, нереальный сценарий.
  xalexiv

Member
Статус: Не в сети
Регистрация: 27.04.2010
Откуда: Куба
Victor91rus писал(а):
процесс чтения и дозарядки - один и тот же процесс
Более внимательно вник, признаю - был не прав. :beer:
Не учёл (не знал), что усилитель (Sense Amplifier) удерживает на вертикальной линии логический уровень, пока строка активна.
Значит потеря данных нам не грозит, остаётся только возможная потеря скорости в случае не оптимального значения tRAS.
  nsvlnyy

Member
Статус: Не в сети
Регистрация: 29.02.2020
Фото: 0
Сменил кит из 4х планок Corsair 64gb 3000 18-20-20-38@3200 18-18-18-38 (выше не запускались, первая цифра не снижалась, на 17 не хотели). Взял кит 2х32gb G.skill Trident Z RGB 3200 16-18-18-38. На 4000/3800/3600/3500 не запутились, даже с напругой 1.4, vccio/vcsa 1.25. Запустились на 3400. Попробую тайминги снизить. Чипы Hynix, на Corsair были samsung

_________________
i9 12900kf | B760 | 32GB | RTX 3060 12GB | 550w

  Victor91rus

Member
Статус: Не в сети
Регистрация: 04.06.2017
Фото: 6
nsvlnyy на всякий случай, планки должны стоять в А2 Б2 слотах.
Частоту нужно искать на авто таймингах, или же пропр=орцм=ионально поднимая их, чтобы время было одинаковым
а, и еще надо насильно выставить CR=2
  Agiliter

Advanced member
Статус: Не в сети
Регистрация: 29.03.2017
Victor91rus писал(а):
должны стоять в А2 Б2 слотах.

Второй и четвёртый если считать от сокета. Их не всегда одинаково обзывают.
Если плата т-топологии, то там может быть и по другому или всё равно.

_________________
https://docs.google.com/spreadsheets/d/1QpzbIzmoE3ntu6XvpchHspxqA0o6FPxc63_diTelzXw

Показать сообщения за:  Поле сортировки  
Начать новую тему Новая тема / Ответить на тему Ответить  Сообщений: 43791 • Страница 2043 из 2190 • <  1 ... 2040  2041  2042  2043  2044  2045  2046 ... 2190  >
-

Список форумов » Тематические форумы » Оперативная память

Часовой пояс: UTC + 3 часа


Кто сейчас на конференции

Сейчас этот форум просматривают: нет зарегистрированных пользователей и гости: 16

Вы не можете начинать темы
Вы не можете отвечать на сообщения
Вы не можете редактировать свои сообщения
Вы не можете удалять свои сообщения
Вы не можете добавлять вложения

Перейти:  
Создано на основе phpBB® Forum Software © phpBB Group
Русская поддержка phpBB | Kolobok smiles © Aiwan