Чтение с модуля памяти у DDR4 происходит блоками. Минимальный блок сейчас составляет 64 байта, что связано с размером строки кэша у процессора. Этот блок может считываться как с одного банка, так и с разных.
На март 2026 года я склоняюсь к тому, что чтение 64 байт идет с одного банка всех 8 чипов модуля.
То есть за 4 такта происходит чтение 4 такта х 2(два фронта сигнала) х 8битх8чипов=512 бит или 64 байта.
А оптимальный tRAS зависит от политики контроллера по закрытию строк и от его связи с tRC (определяется внутренними невидимыми нам настройками биоса).
Можно предположить, что оптимальное значение tRAS=2*tRCD+несколько тактов, это определяется по количеству промахов и попаданий в открытые страницы памяти, тут нужен оптимальный КПД.
tRAS=tRCD+tRTP (при считывании 8 байт с одного банка)
tRAS=tRCD+tRTP+4 (при считывании 16 байт с одного банка)
tRAS=tRCD+tRTP+8 (считывание 24 байт - маловероятно)
tRAS=tRCD+tRTP+12 (при считывании 32 байт с одного банка). Самый верный выбор для DDR4!
tRAS=tRCD+tRTP+16 (считывание 40 байт - маловероятно)
tRAS=tRCD+tRTP+20 (считывание 48 байт - маловероятно)
tRAS=tRCD+tRTP+24 (считывание 56 байт - маловероятно)
tRAS=tRCD+tRTP+28 (при считывании 64 байт с одного банка)
Для DDR4 оптимальным выбором является 4-й или последний вариант.
Но если выставить tRAS меньше, то ничего трагичного не произойдет, так как джедек придумала предохранитель (tRTP), поэтому можно не заморачиваться и выставлять минимальный tRAS (=tRCD+tRTP), если позволяют чипы.
Искать минимум tRAS можно , начиная с RCD+RTP и идти вверх или с 2*tRCD или tRCD+tCL+4 и идти вниз.
Еще возможен такой подход к оптимальному tRAS.
tRAS=tRCD+k*CCDS/CCDL+tRTP(опционально), где k - количество банков, к которым идет обращение перед возвратом в открытую строку, наш первый банк тоже учитываем.
У ddr4 4 группы по 4 банка, то есть 16 банков.
tRTP можно не добавлять при расчете, так как при попадании в открытую строку она не закроется пока не пройдет время tRTP от последнего чтения, а при непопадании мы выиграем время tRTP, быстрее закроется строка
Если 1 другой банк, то tRAS=tRCD+8(CCDS учитываем)
А с гарантией tRCD+12/14 (CCDL учитываем)
Если 2 других банка
tRAS=tRCD+12(для CCDS)
tRAS=tRCD+18/21(для CCDL)
Для 3-х других банков
tRAS=tRCD+16(CCDS)
tRAS=tRCD+24/28(для CCDL)
Полная формула
tRASopt=tRCD+k*tCCDS+n*tCCDL+tRTP(опционально)
k+n = количество посещенных банков, включая наш первый, до возврата в строку
По джедек k+n= обычно 2-3

SA- безопасный уровень (по данным MSI) 1.35, растет от частоты памяти и зависит от подключенной периферии к PCIE, чем больше скорость видеокарты и NVME-диска, тем выше нужно напряжение.
IO (для Z590 =IO2, а просто IO можно оставлять в авто, для Z690=IVR DDQ)- обычно хорошо работает если на 50 мВ ниже SA, но чем ниже, тем лучше, стараться максимально снижать.
Тоже растет с ростом частоты памяти.
Для ориентира при настройке всегда рекомендую глянуть, что за напряжения SA и IO выставляет материнка в авто.

Универсальный гайд.
0. Устраните любые потенциальные проблемы с другим железом. Снимите разгон с видеокарты, снизьте частоту цп на 300 с сохранением напряжения. Не забудьте вернуть RTL в авто если сейчас не авто.
1. Крутим очень короткий мемтест, то есть если минуту живёт сразу снижать тайминг дальше. Ищите не стабильность, а явно сбойное значение тайминга, запишите его - пригодится. Гораздо проще найти явно нерабочее значение и от него плясать чем пытаться ловить нестабильность часами. Это также помогает диагностировать сбойные тайминги на ранее "стабильной памяти".
Не пытайтесь найти предельные значение сразу. Сначала скрутите до +2 от минимально стабильного. Многие тайминги идут параллельно поэтому бессмысленно пытаться скрутить до упора с первого прохода.
CR выставить на 2 если стоит 1. В самом конце можно попробовать скинуть до 1. 3 Ставить только на очень большую частоту или если по другому ну совсем никак.

Начните с RCD, CL. Не обязательно должны быть одинаковыми, обычно CL идёт меньше чем RCD.
RAS сразу пробуйте как RCD+CL+4, до этого значения от него существенная разница, дальше меньше.
CWL<=CL. Допустимые значения 9,10,11,12,14,16,18,20.
RP можете выставить по RCD, если пойдёт меньше - тоже неплохо, не уверен правда насчёт смысла.
RTP без формул. Если не идёт вниз можно попробовать поднять чуть чуть RP. В DDR4 явно связан с WR соотношением 2 к 1 (например WR20\RTP10), физически хранится одно значения и в зависимости от операции интерпретируется.
Скрутите FAW до 16(так и оставьте если работает). С таким FAW скручивайте RRD(оба, L обычно больше чем S), возможно поедут на 4 оба. Если до 4 не удалось спустить поднимите FAW до уровня RRDL*4 и попробуйте ещё, хотя это скорее всего уже почти предел.
Обычно L>=S. L - SG(Same Group). S - DG(Different Group) Напр. RRD_L>=RRD_S.
CKE=5
СCDL>=4
RDRD_DD и прочие подобные можно проигнорировать если у вас нет двух планок на один канал (4 планки). DD-Different Dimm. Тоже самое с DR-Different Rank если у вас одноранговая память.
RDWR_SG(DG) и подобные сочетания скручивайте до минимальных рабочих, потом накиньте сверху +2. Как уже отметил обычно SG>=DG.
WTR не трогайте он сам спустится когда будете скидывать WRRD_SG(DG) и прочие подобные. Если сам меньше не стал тогда руками скидывать.
WR снижать через WRPRE если есть. Если нет или не снижает WR, То скрутите его скажем до 12 или +4 от рабочего, потом дожмёте если не лень будет.
RFC явных формул нет, крутить после всего списка сверху. Не пытайтесь найти его минимальное значение если не хотите чтобы память начинала сыпать ошибками от любого чиха. найдите пограничное со стабильностью значение и накиньте сверху 20 или сразу 40. Может реагировать на RAS+RP, RRD, FAW, причём в обе стороны (то есть может "сломаться" если задрать названные), а может и не реагировать...
REFi больше лучше. Связан с RFC. REFI сколько память "работает" - RFC сколько "отдыхает". Оба тайминга лучше не пытаться найти предельное значение.Заметно реагируют на температуру.
Многие тайминги отзываются и на температуру и на напряжение. Поскольку напряжение может как позволить снизить тайминг, так и увеличить температуру, то середину можно искать очень долго, поэтому лучше бы вовремя остановится.
Тестируйте тщательно с перезагрузками, сном, холодным стартом.
RTL и IOL вам кто-то другой пусть советует как настраивать, от них у меня голова болеть начинает...

Актуальные (последние) версии:
TableDRAMIntel(simple3nov2020+simple12oct2020+обычная)
http://bit.ly/3rTIBLv
http://bit.ly/3nWJlxB
http://bit.ly/32WnkTU
Conf tm5(slight+uni@LMHz+extreme+absolut)
http://bit.ly/2Oe8R00 - суперлайт
http://bit.ly/2H9jIZH - универсальный
http://bit.ly/2MUvl6n - экстремальный
http://bit.ly/3D9TUnD - абсолют
http://bit.ly/3STH2wx - новый для интела и DDR5
http://bit.ly/3wedj8U - новый для Ryzen3D и DDR5
Тяжелый
http://bit.ly/35eKfeJ

VDDDQ=1.5 V max по Jedec
VrefCA=0.6xVDDDQ=0.9 V (max по Jedec), в даташите контроллера интел тоже разрешено максимальное vrefca=0.6xVdddq.
То есть при обычной настройке биоса, когда VrefCA=0.5xVDDDQ, VDRAM<=1.8 V, чтобы уложиться в нормы по Jedec.
А если при этом в биосе настроить vrefca=0.49xvdddq (разрешено по Jedec), то безопасное Vdram может быть еще выше=1.837 V.
Вывод: для контроллера процессора напряжение на память <=1.8 V неопасно

https://forums.overclockers.ru/viewtopic.php?p=17484594#p17484594
На OCN есть методика их подбора с помощью Passmark memtest86, использовать только 8-й тест.

Below are the typical tRFC in ns for the common ICs:
IC tRFC (ns)
Hynix 8Gb AFR 260 - 280
Hynix 8Gb CJR 260 - 280
Hynix 8Gb DJR 260 - 280
Micron 8Gb Rev. E 280 - 310
Micron 16Gb Rev. B 290 - 310
Samsung 8Gb B-Die 120 - 180
Samsung 8Gb C-Die 300 - 340

#77
#77
#77
Чем выше вы в вертикальном столбце, тем удачнее планки.
Чем интенсивнее цвет, тем выше статистический процент (данные старые,теперь удачнее чипы выходят)
На 1 таблице все,что выше красной линии - суперотборники.

1.Поднять напряжения на VCCSA и VCCIO.
2.Включить в биосе Round Trip Latency.
3.Для гигабайтов - memory enchancement=normal.

https://docs.google.com/document/d/15qsrwUxGbKtqjeyEhmCear2kN9hCt2noKK5z14Webhg/edit?usp=sharing
https://docs.google.com/document/u/0/d/1QacU405kVV10-qBdrqQKOY0v-FKlBFpLcEDn0QpriSE/mobilebasic на русском
Мобильная версия
https://docs.google.com/document/u/0/d/15qsrwUxGbKtqjeyEhmCear2kN9hCt2noKK5z14Webhg/mobilebasic

GSAT- https://drive.google.com/file/d/1iCj0-jQIXIlo_Zvm5jO949ZH9fClTNF3/edit
для длинных тестов добавил параметр "--pause_delay" чтоб периодически не отключались потоки

"...При считывании N байт (от 8 до 64 указано) с одного банка...".

Операции чтения и записи в DDR4 SDRAM ориентированы на пакетную обработку.
DRAM DDR4 доступны в трех вариантах ширины (на это указывает количество контактов данных (DQ) в DRAM):
x4 [за один такт выдает 4 бита];
x8 [за один такт выдает 8 бит (1 байт)];
x16 [за один такт выдает 16 бит (2 байта)].

Данные передаются пакетами. Длина пакета Burst Length 8 (BL8) = 8 порций подряд.
Т.е. есть всего 3 варианта:
4 бита×8 порций=32 бита (4 байта);
8 бит×8 порций=64 бита (8 байт);
16 бит×8 порций=128 бит (16 байт).

Чтобы получить стандартные 64 байта для процессора, на планке объединяют несколько чипов. База взята тут.
ЦП (а точнее контроллеру памяти) для работы нужно 64 бита за один такт (или 64 байта за один Burst из 8 тактов). Один чип, выдающий 16 бит на такт, не может заполнить всю 64-битную шину.
Поэтому, КП объединяет 4 таких чипа (16 бит × 4 = 64 бита). Итого за один Burst (пакет): 4 чипа по 128 бит каждый = 512 бит. 512 бит / 8 бит в байте = 64 байта.
Шина 64 битная, что значит 64 бит / 8 порций = 8 байт на одну порцию пакета, откуда 8 байт×8 порций=64 байта. Это размер кэш-линии процессора. Процессору неудобно брать данные по 8 байт. Ему нужно сразу 64 байта, чтобы заполнить ячейку своего кэша (L1/L2/L3).

Так вот, что имеется ввиду в шапке - непонятно. Понятно, что там речь идет про банки, но в каком случае (и как этот случай выявлять) использовать то или иное значение - не разъяснено.

Burst Length (BL) выражается в количестве порций данных, передаваемых по шине за один цикл обращения к памяти. Можно ли длину пакета в порциях называть таймингом? Наверно - нет.
BL/2 = 4 такта, наверное да, для формул можно считать задержкой (таймингом). Хотя деление [безразмерной] величины на 2, не дает новую величину. ИМХО.
И если в DDR4 стандартный Burst Length равен 8, то то передача всего пакета занимает 4 полных такта шины (BL/2 = 8/2=4). Поскольку у нас DDR (Double Data Rate), данные передаются дважды за один такт (по нарастающему и по спадающему фронту сигнала).
BC4 (Burst Chop) = 4 порции данных (2 такта), укороченная версия пакета. КП сам может выбирать этот режим, "на лету", для каждой конкретной команды. Взято тут.