AMT - Asus MemTweakit Asus MemTweakIt 2.02.44 При настройке памяти в BIOS ставим ОБЯЗАТЕЛЬНО MRC Fast boot=disable (включаем при этом режим тонкой тренировки, если же выставим enable, то включаем режим грубой тренировки). Оптимально при разгоне памяти использовать в биосе множитель памяти 133, а не авто или 100, что даст возможность создать комфортные условия для контроллера памяти в процессоре и снизить напряжения ио и са ! Недаром в Jedec шаг между спидбинами именно 133, а не 100! Для плат с Alder Lake напряжения VDD и VDDQ на память могут отличаться не больше, чем на 300 мВ. Для плат на основе логики z690 и b660: VDD>VDDQ VDDQ>=VDD-300mV(0.3V) Лучше на VDDQ не превышать 1.25V. Вполне возможно 1.30V. MSI дает зазор до 1.40V. Для таймингов должно выполняться требование: _dr=_dd
Разгон памяти у современной DDR4 (16 банков,RRDS=4,FAW=16,BL=8) эффективен только при tRC<=64,если каждый новый блок чтения происходит с разных банков памяти. Для 4-х слотовых плат при разгоне желательно в биосе отключить неиспользуемые слоты. Предположительно для максимальной производительности памяти значение tRFC в тактах для 8-Гбитных чипов должно быть кратно 8,а для 16-Гбитных чипов - 16. Если это правило не соблюдать, то будут вставлены лишние такты при каждом цикле обновления памяти. Для желающих максимально снизить tRFC. Делим tRFC на сумму tRCD,tRTP и tRP. Если результат ближе к 4, то снижать tRFC можно по 4 такта. Если результат ближе к 2, то снижать tRFC можно по 2 такта. Это связано с тем, что обновление происходит субмассивами, которые обязательно кратны 2.
Новая информация по tRAS
Чтение с модуля памяти у DDR4 происходит блоками. Минимальный блок сейчас составляет 64 байта, что связано с размером строки кэша у процессора. Этот блок может считываться как с одного банка, так и с разных. На март 2026 года я склоняюсь к тому, что чтение 64 байт идет с одного банка всех 8 чипов модуля. То есть за 4 такта происходит чтение 4 такта х 2(два фронта сигнала) х 8битх8чипов=512 бит или 64 байта. А оптимальный tRAS зависит от политики контроллера по закрытию строк и от его связи с tRC (определяется внутренними невидимыми нам настройками биоса). Можно предположить, что оптимальное значение tRAS=2*tRCD+несколько тактов, это определяется по количеству промахов и попаданий в открытые страницы памяти, тут нужен оптимальный КПД. tRAS=tRCD+tRTP (при считывании 8 байт с одного банка) tRAS=tRCD+tRTP+4 (при считывании 16 байт с одного банка) tRAS=tRCD+tRTP+8 (считывание 24 байт - маловероятно) tRAS=tRCD+tRTP+12 (при считывании 32 байт с одного банка). Самый верный выбор для DDR4! tRAS=tRCD+tRTP+16 (считывание 40 байт - маловероятно) tRAS=tRCD+tRTP+20 (считывание 48 байт - маловероятно) tRAS=tRCD+tRTP+24 (считывание 56 байт - маловероятно) tRAS=tRCD+tRTP+28 (при считывании 64 байт с одного банка) Для DDR4 оптимальным выбором является 4-й или последний вариант. Но если выставить tRAS меньше, то ничего трагичного не произойдет, так как джедек придумала предохранитель (tRTP), поэтому можно не заморачиваться и выставлять минимальный tRAS (=tRCD+tRTP), если позволяют чипы. Искать минимум tRAS можно , начиная с RCD+RTP и идти вверх или с 2*tRCD или tRCD+tCL+4 и идти вниз. Еще возможен такой подход к оптимальному tRAS. tRAS=tRCD+k*CCDS/CCDL+tRTP(опционально), где k - количество банков, к которым идет обращение перед возвратом в открытую строку, наш первый банк тоже учитываем. У ddr4 4 группы по 4 банка, то есть 16 банков. tRTP можно не добавлять при расчете, так как при попадании в открытую строку она не закроется пока не пройдет время tRTP от последнего чтения, а при непопадании мы выиграем время tRTP, быстрее закроется строка Если 1 другой банк, то tRAS=tRCD+8(CCDS учитываем) А с гарантией tRCD+12/14 (CCDL учитываем) Если 2 других банка tRAS=tRCD+12(для CCDS) tRAS=tRCD+18/21(для CCDL) Для 3-х других банков tRAS=tRCD+16(CCDS) tRAS=tRCD+24/28(для CCDL) Полная формула tRASopt=tRCD+k*tCCDS+n*tCCDL+tRTP(опционально) k+n = количество посещенных банков, включая наш первый, до возврата в строку По джедек k+n= обычно 2-3
Напряжения на процессоре при разгоне памяти
SA- безопасный уровень (по данным MSI) 1.35, растет от частоты памяти и зависит от подключенной периферии к PCIE, чем больше скорость видеокарты и NVME-диска, тем выше нужно напряжение. IO (для Z590 =IO2, а просто IO можно оставлять в авто, для Z690=IVR DDQ)- обычно хорошо работает если на 50 мВ ниже SA, но чем ниже, тем лучше, стараться максимально снижать. Тоже растет с ростом частоты памяти. Для ориентира при настройке всегда рекомендую глянуть, что за напряжения SA и IO выставляет материнка в авто.
Для начала тезисно несколько правил «успешного разгона и установки памяти»:
1. Ни в коем случае не используем XMP профили – этот режим протестирован на совместимость, но не даёт оптимальную производительность. Поскольку заводская настройка не блещет идеальным подбором, можно получить до 20-25% производительности дополнительно, вручную настраивая тайминги и напряжения. Также XMP режим чреват завышениями вольтажа самой память и контроллера памяти\SOC. 2. Правильная установка модулей – А2 (для одного модуля), A2B2 (для двух модулей). 3. Самый лучший разгон по частоте достигается при использовании одного модуля, при наличии двух планок максимальная частота лишь немного хуже. У четырёх – либо хуже (на устаревающем LGA2011-3) либо такой же или лучше (LGA2066), которые могут стабильно работать с 4мя модулями на 4000CL16. 4. Если используется два модуля, то худший модуль (требующий бОльшего напряжения для стабильного разгона) должен стоять ближе к процессору в слоте A2. 5. Перед настройкой частоты и таймингов памяти отключить подсветку модулей памяти - т.к. это даёт лишний нагрев.
УНИВЕРСАЛЬНЫЙ ГАЙД ПО НАСТРОЙКЕ от Agiliter
Универсальный гайд. 0. Устраните любые потенциальные проблемы с другим железом. Снимите разгон с видеокарты, снизьте частоту цп на 300 с сохранением напряжения. Не забудьте вернуть RTL в авто если сейчас не авто. 1. Крутим очень короткий мемтест, то есть если минуту живёт сразу снижать тайминг дальше. Ищите не стабильность, а явно сбойное значение тайминга, запишите его - пригодится. Гораздо проще найти явно нерабочее значение и от него плясать чем пытаться ловить нестабильность часами. Это также помогает диагностировать сбойные тайминги на ранее "стабильной памяти". Не пытайтесь найти предельные значение сразу. Сначала скрутите до +2 от минимально стабильного. Многие тайминги идут параллельно поэтому бессмысленно пытаться скрутить до упора с первого прохода. CR выставить на 2 если стоит 1. В самом конце можно попробовать скинуть до 1. 3 Ставить только на очень большую частоту или если по другому ну совсем никак.
Начните с RCD, CL. Не обязательно должны быть одинаковыми, обычно CL идёт меньше чем RCD. RAS сразу пробуйте как RCD+CL+4, до этого значения от него существенная разница, дальше меньше. CWL<=CL. Допустимые значения 9,10,11,12,14,16,18,20. RP можете выставить по RCD, если пойдёт меньше - тоже неплохо, не уверен правда насчёт смысла. RTP без формул. Если не идёт вниз можно попробовать поднять чуть чуть RP. В DDR4 явно связан с WR соотношением 2 к 1 (например WR20\RTP10), физически хранится одно значения и в зависимости от операции интерпретируется. Скрутите FAW до 16(так и оставьте если работает). С таким FAW скручивайте RRD(оба, L обычно больше чем S), возможно поедут на 4 оба. Если до 4 не удалось спустить поднимите FAW до уровня RRDL*4 и попробуйте ещё, хотя это скорее всего уже почти предел. Обычно L>=S. L - SG(Same Group). S - DG(Different Group) Напр. RRD_L>=RRD_S. CKE=5 СCDL>=4 RDRD_DD и прочие подобные можно проигнорировать если у вас нет двух планок на один канал (4 планки). DD-Different Dimm. Тоже самое с DR-Different Rank если у вас одноранговая память. RDWR_SG(DG) и подобные сочетания скручивайте до минимальных рабочих, потом накиньте сверху +2. Как уже отметил обычно SG>=DG. WTR не трогайте он сам спустится когда будете скидывать WRRD_SG(DG) и прочие подобные. Если сам меньше не стал тогда руками скидывать. WR снижать через WRPRE если есть. Если нет или не снижает WR, То скрутите его скажем до 12 или +4 от рабочего, потом дожмёте если не лень будет. RFC явных формул нет, крутить после всего списка сверху. Не пытайтесь найти его минимальное значение если не хотите чтобы память начинала сыпать ошибками от любого чиха. найдите пограничное со стабильностью значение и накиньте сверху 20 или сразу 40. Может реагировать на RAS+RP, RRD, FAW, причём в обе стороны (то есть может "сломаться" если задрать названные), а может и не реагировать... REFi больше лучше. Связан с RFC. REFI сколько память "работает" - RFC сколько "отдыхает". Оба тайминга лучше не пытаться найти предельное значение.Заметно реагируют на температуру. Многие тайминги отзываются и на температуру и на напряжение. Поскольку напряжение может как позволить снизить тайминг, так и увеличить температуру, то середину можно искать очень долго, поэтому лучше бы вовремя остановится. Тестируйте тщательно с перезагрузками, сном, холодным стартом. RTL и IOL вам кто-то другой пусть советует как настраивать, от них у меня голова болеть начинает...
tRASmin=tCL+tRCD+2 WTRS/L устанавливаются в биосе через WRRDdg/sg согласно формуле: WRRD_sg=6+CWL+WTR_L WRRD_dg=6+CWL+WTR_S WR - через WRPRE (для матплат ASUS): WRPRE=4+CWL+WR RTP - через RDPRE (для матплат ASUS) RDPRE=RTP
VDDDQ=1.5 V max по Jedec VrefCA=0.6xVDDDQ=0.9 V (max по Jedec), в даташите контроллера интел тоже разрешено максимальное vrefca=0.6xVdddq. То есть при обычной настройке биоса, когда VrefCA=0.5xVDDDQ, VDRAM<=1.8 V, чтобы уложиться в нормы по Jedec. А если при этом в биосе настроить vrefca=0.49xvdddq (разрешено по Jedec), то безопасное Vdram может быть еще выше=1.837 V. Вывод: для контроллера процессора напряжение на память <=1.8 V неопасно
CPU Name: Intel® Core™ i7-7740K CPU @ 4.30GHz Motherboard Model: MSI X299 GAMING PRO CARBON AC (MS-7A95) Total Size: 8192 MB Type: Single Channel (64 bit) DDR4-SDRAM Frequency: 2750 MHz - Ratio 1:31 Timings: 21-31-31-63-2 (tCAS-tRC-tRP-tRAS-tCR) Slot #1 Module: G.Skill 8192 MB (DDR4-2137) - XMP 2.0 - P/N: F4-3200C14-8GVR
[img]Ссылка на скрин[/img] Для сбора статистики по установленным чипам памяти просьба прикладывать скрины программы Taiphoon Burner и указывать напряжения на DIMM, IO и SA![/color]
Below are the typical tRFC in ns for the common ICs: IC tRFC (ns) Hynix 8Gb AFR 260 - 280 Hynix 8Gb CJR 260 - 280 Hynix 8Gb DJR 260 - 280 Micron 8Gb Rev. E 280 - 310 Micron 16Gb Rev. B 290 - 310 Samsung 8Gb B-Die 120 - 180 Samsung 8Gb C-Die 300 - 340
Таблица tRFC от Reous v26
#77
Расшифровка чипов, находящихся в модуле памяти у разных производителей
#77
Ревизии печатных плат. A0,A1 или A2 планки, как узнать
#77 #77 #77 #77
Статистика tRCD планок в зависимости от типов чипов
#77 #77 #77 Чем выше вы в вертикальном столбце, тем удачнее планки. Чем интенсивнее цвет, тем выше статистический процент (данные старые,теперь удачнее чипы выходят) На 1 таблице все,что выше красной линии - суперотборники.
Советы по верной тренировке
1.Поднять напряжения на VCCSA и VCCIO. 2.Включить в биосе Round Trip Latency. 3.Для гигабайтов - memory enchancement=normal.
Руководство по разгону памяти для начинающих блондинок
Advanced member
Статус: Не в сети Регистрация: 13.05.2020 Откуда: Мытищи
Maks_Gailish , ты уже куда-то в дебри полез. И опять утверждаешь то, в чем не до конца разобрался.
SA PLL SFR (System Agent Phase-Locked Loop Special Function Register; 0,9...1,5 В) Voltage это питание схемы фазовой автоподстройки частоты (ФАПЧ) генератора (у нас DRAM а не SRAM), и стабилизирует этим напряжением только эту схему, а не все питание блока Uncore. SFR регистры используются для управления и мониторинга функций встроенных модулей, включая PLL. Да, SA PLL генерирует опорную частоту (обычно 100 МГц) для КП (System Agent). SA PLL SFR voltage в большей степени, помогает обеспечить чистоту и точность сигналов по шине адресов и команд (Command/Address Bus). Для шины данных, SA PLL стабилизирует лишь опорный сигнал для калибровки DQS (Write Leveling, Read DQS Training зависят от стабильности SA PLL; tWTR, tRTW зависят от согласования SA PLL и DQS). Т.е. влияет на синхронизацию и калибровку физического уровня (PHY). Этот совет больше подходит для DDR5, где более высокие частоты. Потому что Command/Address Bus в DDR5 крайне чувствительна к точности тактования, и малейший джиттер (дрожание частоты) при частотах 6000...8000+ МГц приводит к мгновенному краху системы (ошибкам инициализации памяти). Для DDR4 обычно не требуется настраивать это напряжение ни для чего.
SA PLL Voltage стабилизирует источник тактового сигнала; И это мало применимо (или необходимо для) к DDR4. CPU_AUX стабилизирует схемы, которые используют этот сигнал.
Member
Статус: Не в сети Регистрация: 26.03.2021 Откуда: Омск Фото: 78
Это всё теория. К практике это не имеет ни малейшего отношения. Берём частоту памяти требующую овер-до-хрена SA volt., например VID 1,441V, при VID 1,375/1,381V винде будет плохо очень. Выкручиваем вверх sa pll sfr (не подразумеваю типичное ЦАшное "+0,15, а то бо-бо"), смотрим результат, удивляемся. Хотя эта напруга всё равно не заменяет необходимости высокого sa volt. в n-разгоне (это если кто подумает, что это "волшебная палочка", позволяющая скинуть 50 и больше mV с системного агента )
А вообще, для тебя есть особое, очень ответственное задание
Выяснить какие тайминги отвечают за pwdn idle counter. Что-то меня эта дичь очень настораживает, на z590 значение было статичным 128, сейчас саморегулирующееся за счёт чего-то в четвёртом блоке, ручной ввод полностью игнорируется. Точнее, я примерно знаю что на это влияет и что теперь не работает как раньше, но нюансы мне не известны. Если интересны изыскания, подкину некоторую инфу, если нет, то пофиг.
Advanced member
Статус: Не в сети Регистрация: 13.05.2020 Откуда: Мытищи
Maks_Gailish , если у тебя DDR4-4400+, то это вероятно (но далеко не у всех) может быть полезно. Не более того. Никакого "решающего значения" это не будет иметь. Может быть, позволит чуть снизить вспомогательные напряжения. А может и нет. И так же, будет неверным утверждать, что CPU_AUX voltage в принципе не стабилизирует SA. И да, SA PLL SFR Voltage и им подобное есть не на всех МП (У ТС есть, но оно ему не надо). Мне для стабилизации DDR4-5000 (G2 естественно) это напряжение вообще не понадобилось. Более того, память инициализируется даже на 5200 (5333 не пробовал).
Advanced member
Статус: Не в сети Регистрация: 13.05.2020 Откуда: Мытищи
Maks_Gailish, VCCIN_AUX = CPU_AUX, и это именно то напряжение, которое через FIVR питает в т.ч. и SA. Влияние на разгон - прямое и большое. А вот SA PLL SFR Voltage - косвенное и небольшое (для DDR4). Вот и все различие. SA PLL SFR Voltage - напряжение, питающее исключительно схему PLL (Phase-Locked Loop) в System Agent. И все. VCCIN_AUX (CPU_AUX) через FIVR: питает логику IMC в составе SA, буферы ввода‑вывода команд/адресов, PHY SA, PCIe, цепи вывода изображения (Display IO). А также VccDDQ (VDDQ), цепи передачи DQ/DQS (Data/Strobe), VDD2.
CPU_AUX voltage
Вложение:
CPU_AUX.png [ 90.75 КБ | Просмотров: 1003 ]
VCCIN_AUX Voltage Rail (12-14gen Intel)
Вложение:
E-cores L2.png [ 79.18 КБ | Просмотров: 987 ]
FIVR - Fully Integrated Voltage Regulator, для тех кто не в курсе (их там 2 основных + 4 дополнительных, всего 6). Находятся в рассматриваемых ЦП 12-14 поколений.
Member
Статус: Не в сети Регистрация: 24.03.2006 Откуда: Moscow Фото: 266
Maks_Gailish писал(а):
pwdn idle counter.
кстати, я так и не понял, для чего он более того, если верно помню, он гуляет от бута к буту) главное нижние 3 поставить в 0 было, чтобы отключить пд, вроде так. На асрок такого нету ваще даже близко) Из пд там только тхр и прочие третички.
Member
Статус: Не в сети Регистрация: 26.03.2021 Откуда: Омск Фото: 78
CHiCHo писал(а):
Maks_Gailish писал(а):
pwdn idle counter.
кстати, я так и не понял, для чего он более того, если верно помню, он гуляет от бута к буту) главное нижние 3 поставить в 0 было, чтобы отключить пд, вроде так. На асрок такого нету ваще даже близко) Из пд там только тхр и прочие третички.
Некий разгул действительно присутствует. Три нижних ты имеешь ввиду в меню power down? Или в четвёртом блоке таймингов?
Для чего pwdn idle counter я сам не знаю, но хочу как-то его намертво зафиксировать под значение, которое было на z590 и посмотреть скажется ли это на задержке памяти. Сейчас этот блок power down вообще ни на что не влияет. Ppd, apd, pd global по дефолту выключены изначально, но на задержке памяти это не сказывается, она что на Асус z790, что сейчас в msi z790 схожая. На асусе даже на 1 наносекунду меньше была, в районе 51,6. На msi 52,6.
Advanced member
Статус: Не в сети Регистрация: 13.05.2020 Откуда: Мытищи
Maks_Gailish писал(а):
А вообще, для тебя есть особое, очень ответственное задание.... Если интересны изыскания, подкину некоторую инфу, если нет, то пофиг.
При разгоне, надо отключать Power Down. И соответственно все тайминги, которые отвечают за переход (и выход из) в режим пониженного энергопотребления - можно выкинуть из головы как ненужный хлам. Потому что и вход, и выход из этого режима - занимают драгоценное время. Я даже распыляться на эту тему не буду. Не хочу. И не интересно -) Но коротко - у тебя нет разницы, потому что при некоторых фиксированных настройках, счетчик тактов бездействия - не работает (игнорируется). КП просто не запускает этот таймер.
Member
Статус: Не в сети Регистрация: 24.03.2006 Откуда: Moscow Фото: 266
Maks_Gailish писал(а):
Три нижних ты имеешь ввиду в меню power down?
ага. Но вообще у меня айка сами их ставила в нули. Я пытался фиксить какое-то красивое значение счетчика, но ни к чему это не приводило. Видимо, если пд по 0, то не работает, да.
Кто-нибудь проводил реальные тесты в играх,между двурангом DDR4 4000 CL16 с отстроенными вторичками и третичками,в сравнении с DDR5,какой будет эквивалент?
Member
Статус: Не в сети Регистрация: 21.08.2021 Фото: 0
IPSWICH писал(а):
Кто-нибудь проводил реальные тесты в играх,между двурангом DDR4 4000 CL16 с отстроенными вторичками и третичками,в сравнении с DDR5,какой будет эквивалент?
Member
Статус: Не в сети Регистрация: 26.03.2021 Откуда: Омск Фото: 78
SunRise777 писал(а):
Bigsun писал(а):
VDD (DRAM Voltage) какое сейчас?
SA Auto. VDD 1.37 VDDQ 1.3 16-18-18-36 ошибки, 16-18-18-38 ошибки. tRFC 480 не стартует.
Снимок тм5 и hwinfo64 в студию.
У тебя "баллики" в какой упаковке? Плоская тёмно-синяя картонка с двойным пластиковым отсеком или одинарные блистеры, на которых наклейки с кетаёзными символами? Не может на оригиналах micron rev E 8 Гбит, RCD/RP не работать с 18/18 на 3466 МТ/с. Это их особенность - очень короткий RCD/rp относительно rev. B. Оно и на 4000 должно работать 16-18-18-хх. У меня-то с ревизией Б - (и на 062Е:Б и на 050М:Б) RCD/rp 18/18 не меняется даже на 3866.
Member
Статус: Не в сети Регистрация: 07.02.2024 Фото: 0
SunRise777 кстати, а что там с tCCD_L и tCCD_S, биос позволяет их выставить вручную? У тебя tRDRD_sg и tWRWR_sg равны 7 (условие: tCCD_L = tRDRD_sg = tWRWR_sg). И соответственно tCCD_S = tRDRD_dg = tWRWR_dg Если у тебя tCCD_L и tCCD_S отличаются от tRDRD_sg(dg) и tWRWR_sg(dg), то получаются ошибки и неправильная тренировка.
VCCSA всё таки поставь вручную хотя бы на 1.15-1.18, если в Авто 0.9 этого маловато для 3400-3600. А tRFC такое низкое естественно не стартанёт, это не B-die, поэтому только по таблице в шапке. Лучше даже немного завысить, стабильнее будет, а в ПСП потеряешь копейки.
Member
Статус: Не в сети Регистрация: 26.03.2021 Откуда: Омск Фото: 78
tCCD_L = tRDRD_sg = tWRWR_sg , иначе ошибки и неправильная тренировка Опять нейрохрючево. dezmand07, ты хоть какую-нибудь фальшивое доказательство под это дело создавай в том же нейрохрючеве, в котором черпаешь сие познания, математик-мыслитель.
Advanced member
Статус: Не в сети Регистрация: 13.05.2020 Откуда: Мытищи
dezmand07 писал(а):
А tRFC такое низкое естественно не стартанёт
Не факт, ИМХО. Да, для Micron Rev. E, C9BJZ (Z11B), tRFC - "дубовый" тайминг (я почему-то подумал, что у ТС CJR, перепутал). Редкие экземпляры C9BJZ возьмут 490 (280 нс для 3500 МГц). Но шансы его стабилизировать на 480...490 все же есть, 520 (~300 нс) мы видим что это вроде бы работает (тестов не видел) на данной частоте. tRFC = время, необходимое для полного цикла обновления строки в одном банке памяти; В DDR4 может применяться Per‑Bank Refresh и All‑Bank Refresh, в зависимости от нагрузки (КП это определяет). tRFC относится к операциям регенерации (обновление заряда без передачи данных наружу).
tRFC = ACT_REF (время активации строки для регенерации, включает активацию транзисторов доступа для WordLine) + Charge Restoration (время на восстановление заряда) + Precharge (деактивация открытой строки и последующий предзаряд) + накладные расходы (синхронизация, стабилизация); ИМХО, формулу писал сам.
Charge Restoration - работа с зарядом в конденсаторах ячеек; Precharge - управление напряжением на битовых линиях. Команда Precharge разрешена, если в этом банке нет открытой строки (состояние ожидания) или если ранее открытая строка уже находится в процессе предварительной зарядки. Однако есть еще автоматический предзаряд (AutoPrecharge), который скрыто включается во время операций чтения и записи (но не ранее завершения сохранения данных в массиве памяти при записи, JEDEC Standard 79-4C, стр. 93).
Уменьшая время для ACT_REF (путем поднятия VPP напряжения), мы можем немного снизить tRFC. Важно понимать, что tRFC - минимальное время (в худших условия работы). Оно может быть и больше. Внутренняя логика задержит Precharge до тех пор, пока не будет соблюден тайминг tRAS (минимальное время открытой строки). Т.е. Precharge будет соблюдать условие tRAS. Иными словами, меньший tRAS косвенно создает условия для меньшего tRFC (если tRAS ограничивает длительность активации строки) - только для внешней команды Precharge от КП. tRAS часто масштабируется напряжением VDD (но не на этих чипах, есть только надежда, что у нас по нему остался "запас"). Выводы. Повышаем VPP до 2,6+ В, понижаем tRAS насколько это возможно. И тогда, думаю, tRFC немного сдвинется вниз. Также, рекомендую к прочтению.
Maks_Gailish писал(а):
Опять нейрохрючево. dezmand07
Матчасть надо бы подучить. Рассмотрим только Long-тайминг tCCD_L (Long CAS to CAS Delay) и операцию записи. tRDRD_sg (Read to Read Same Group) - минимальное время между двумя операциями чтения (READ) в пределах одной группы банков; tWRWR_sg (Write to Write Same Group) - минимальное время между двумя операциями записи (WRITE) в пределах одной группы банков. tCCD_L - работает в пределах одной группы банков (в DDR4, 4 группы банков по 4 банка в каждой, всего 16 банков на чипе). tCCD_L - минимальная задержка между командами доступа к столбцам [команд CAS на чтение или запись)] внутри одной группы банков (независимо от того, выполняются они в одном банке или разных банках этой группы) в уже открытой строке.
CAS (Column Address Strobe) - команда указывает чипу памяти конкретный адрес столбца в уже открытой строке, из которого нужно прочитать или записать данные. Для самого чипа памяти DRAM, существует только понятие tCCD (Column-to-Column Delay). Чипу все равно, читают из него или пишут. Ему важно, через сколько циклов можно снова обратиться к колонке (Column) в той же группе банков. tCCD_L (Long) - "железный" предел архитектуры чипа.
Для КП действует tWRWR_sg (Write-to-Write in Same Group), что разделяет потоки движения данных (на запись, например). Т.е. невозможно, когда tWRWR_sg < tCCD_L (попробуй, для проверки). В реальности, МП перестраховывается (либо состоянию идеальности что-то мешает, эл-магн шум например, из-за несовершенства МП или при работе на высоких частотах памяти), и тогда tWRWR_sg > tCCD_L. Равенство - это то, к чему надо стремиться -) Для tCCD_S все аналогично. Писал сам, но использовал фразы из ~20 документов.
Member
Статус: Не в сети Регистрация: 14.04.2014 Откуда: Новосибирск
Короче я оперативку точно выкину! Вернул тайминги как и было, теперь и с ними выдаёт ошибку, хотя до этого проходила ТМ5 5 часов без ошибок. Не знаю я уже что делать, сам измучался и вас всех напрягаю. SA Auto. VDD 1.38 VDDQ 1.3
Вы не можете начинать темы Вы не можете отвечать на сообщения Вы не можете редактировать свои сообщения Вы не можете удалять свои сообщения Вы не можете добавлять вложения