Advanced member
Статус: Не в сети Регистрация: 13.11.2002 Откуда: msk.ru
Doors4ever Видно, что Enot проделал достаточно интересную работу, написал материал, несущий реально ценную информацию. И это именно тот материал, который не содержит в себе ни капли воды - только факты и описания. Исследование безусловно полезное, особенно для оверклокеров.
Автор заслуживает награды. Не знаю какой, хоть самой малой. Это imho
Member
Статус: Не в сети Регистрация: 21.03.2004 Откуда: Russia, Saratov
Отличная статья!
Сразу вспомнил 95-96 годы когда точно также разбирался с SDRAM FPM и EDO (сорри за офтоп)
Отличная теоретическая часть, хорошая практическая часть и главное - четкие выводы. Автор и статья достойны награды.
Enot'у респект
Member
Статус: Не в сети Регистрация: 14.01.2004 Откуда: Екатеринбург
Спасибо, я очень давно искал внятный ликбез про память! :):) Особенно хороши диаграммы, разьяснения основных параметров и критика формулы Мишкина. Вот замечания по тексту:
Цитата:
Ячейка памяти может хранить только один бит информации. Чтобы хранить один байт, используется 8 элементарных ячеек памяти. При этом они адресуются одинаково и организованы с использованием шины данных шириной в 8 линий. Такие объединённые ячейки образуют слово. Обычно чипы памяти имеют размер слова 4, 8, 16 бит. Ширина шины данных при этом равна 4, 8, 16 линий (или разрядность 4, 8. 16 бит). Простой модуль памяти DIMM имеет ширину шины данных 64 линий.
Абзац в стиле "компот". Зачем писать про байт, если биты объединяются в слова? И при чем тут модуль памяти, если речь идет о чипах? Или надо разьяснить, что на модуле ставится несколько чипов, или выкинуть это предложение. И уточнить, что простой - это без ECC. И не 64 линий, а 64 линии.
Цитата:
Внутри чипа все работает классически по переднему фронту сигналов тактового генератора с частотой 200 МГц (есть правда исключение).
Интересно, какое?
Цитата:
На диаграмме хорошо видно, что данные начинают поступать на выход только через tRCD+CL тактов после начала операции единичного чтения. Другими словами, параметры tRCD и CL имеют одинаковое значение.
На диаграмме хорошо видно, что у параметров tRCD и CL числовые значения разные.
Цитата:
tRC (ACTIVE to ACTIVE/Auto Refresh command period) - минимальное время между командами активации одного и того же банка. Собственно это время состоит из tRCD+tRAS+tRP.
На всех диаграммах видно, что tRC=tRAS+tRP.
Цитата:
Чипы памяти, модули памяти.
Раздел просится в начало. Для полного ликбеза можно еще растолковать соотношение между DDRmmm и PCnnnn .
Цитата:
Для максимальной производительности значение параметра памяти tRAS должно быть минимальным. Однако для материнских плат на чипсете nForce2 это значение должно быть в районе 9 тактов или 11 тактов.
А по диаграммам видно, что от 7 до 9.
Цитата:
Эти утилиты обычно не изменяют параметров чипсета, отвечающих за работу с памятью.
Надо написать "параметры чипсета, отвечающие".
Ляпов немного, так что общее впечатление - отлично! Cтатья просится в раздел FAQ. Идею о награде для автора - поддерживаю. .
Последний раз редактировалось Raul 15.04.2004 11:40, всего редактировалось 5 раз(а).
экс-лаборант
Статус: Не в сети Регистрация: 24.09.2002 Фото: 0
По поводу награды - первоначально у меня была фраза о том, что я планирую наградить автора, потом я её убрал. Причин несколько.
Во-первых, сам автор расценивает её как точку в серии статей о производительности работы чипсета nForce2. Он уже получил награду за предыдущую статью и давать новый приз вроде бы ни к чему.
Лично мне кажется, что самое полезное в этой статье - это подробный разбор принципов работы памяти. Да и сама статья написана достаточно понятно и аргументированно. С этой точки зрения я готов дать приз и даже разместить ссылку на статью в FAQ. Меня смущает то, что тема достаточно сложная и в описание могли закрасться ошибки, тем более что исправления в статью вносились до самого последнего момента. Поэтому я хочу дождаться комментариев, убедиться, что в работе нет ошибок и уже потом решать вопрос о награде.
Member
Статус: Не в сети Регистрация: 14.04.2003 Откуда: Минск, Беларусь
Doors4ever
Цитата:
даже разместить ссылку на статью в FAQ
Не мешает. Но сам ФАК по памяти в форуме уже достаточно хорош. И в нем ляпсусов вроде не наблюдается.
Автору:
>Разница между разогнанной DDR333 и DDR400.
>Итоги
Write Recovery - компостируется ли оно в чипы памяти при инициализации подсистемы памяти (как СAS Latency) или это свойство чисто контроллера, которое может быть поменяно налету (что спеки на этот счет глаголют)? Если так - никакой проблемы найти бит(ы), отвечающий за этот самый tWR на нфорсе нет, (естественно чтоб потом попытаться выставить их в минимум всегда, это по моему проще, чем авторская метода). Кстати, не встречались ли кому биосы для нфорса с явной установкой сего параметра?
Статья очень хороша как краткий конспект спецификаций, особенная ценность - она на русском языке
Добавлено спустя 1 минуту, 47 секунд: Дополнение - по практическим выводам из статьи это уж скорее статья "Немного о DDR SDRAM и параметрах tRAS и tWRT"
Advanced member
Статус: Не в сети Регистрация: 23.10.2003 Откуда: Иркутск/Майкоп
В связи с прошлой статьей Enot'а возникает мыслЯ Не сделать ли программу, которая настраивает побольше параметров чипсета/памяти, не только 3 тайминга, как NVSU & 8rdavcore?
Цитата:
Эти утилиты обычно не изменяют параметров чипсета, отвечающих за работу с памятью.
Но раз wcpredit это может, значит не шибко трудно.
Цитата:
Кстати, не встречались ли кому биосы для нфорса с явной установкой сего параметра?
Абзац в стиле "компот". Зачем писать про байт, если биты объединяются в слова? И при чем тут модуль памяти, если речь идет о чипах? Или надо разьяснить, что на модуле ставится несколько чипов, или выкинуть это предложение. И уточнить, что простой - это без ECC. И не 64 линий, а 64 линии.
Смысл - дать понятное объяснение слову данных. Слово "байт" используется иммено для этого. Про модуль - между делом, многим эта цифра знакома. Про ECC - здесь не к месту и написано в другом разделе. Насчет "линий" - не заметил, нет "врожённой" грамотности... Короче, абзац излагает мысль "удовлетворительно".
Цитата:
Интересно, какое?
Сигнал QDS при записи данных в чип. В принципе он применяется только для "захвата" внешних данных.
Цитата:
На диаграмме хорошо видно, что у параметров tRCD и CL числовые значения разные.
У меня написано "параметр", а не "конкретное значение". Другими словами параметры равноправны, без разницы или tRCD увеличить на 1, или CL. Все написано верно.
Цитата:
На всех диаграммах видно, что tRC=tRAS+tRP.
На диаграммах этот параметр не отражен. Более того, в статье отмечено, что он не отображён. У меня все правильно, да и по смыслу это видно. Это ты просто ошибся.
Цитата:
Раздел просится в начало. Для полного ликбеза можно еще растолковать соотношение между DDRmmm и PCnnnn .
Приведено в порядке изучения и вполне логично. Да, возможен и другой порядок. Но это если бы основной целью статьи было просто полное описание памяти. Статья про DDR, смысла описывать разницу с SDR не вижу. А вот про DDR2 сказано немного. Из-за актуальности. Короче, написано нормально, не вижу смысла что либо менять для "идеального" варината.
Цитата:
А по диаграммам видно, что от 7 до 9.
Приведена диаграмма для одноканального чипсета. Для двухканальных результаты взяты из других обзоров. Все говорит только об одном - нет "волшебного числа". Написано в районе. Короче, написано верно, но скуповато. Надо было расписать по-подробнее.
Doors4ever
Цитата:
Во-первых, сам автор расценивает её как точку в серии статей о производительности работы чипсета nForce2. Он уже получил награду за предыдущую статью и давать новый приз вроде бы ни к чему.
Ты ошибся, за прошлую статью я награды не получал и даже не "представлялся" к ней.
Цитата:
тем более что исправления в статью вносились до самого последнего момента
Хочу отметить, что исправления непринципиального характера Например, перефразировка "кривого" изложения.
SweetLow
Цитата:
Write Recovery - компостируется ли оно в чипы памяти при инициализации подсистемы памяти (как СAS Latency) или это свойство чисто контроллера,
"Все параметры, за исключением CL, определяют минимальное время. Параметр CL жестко фиксирован". Соответсвенно tWRT настраивется в конроллере памяти(чипсете).
После прочтения статьи решил поэкспериментировать с tRAS и после экспериментов с tRAS в пределах от 4 до 11 установил что в 3DMark 2001SE на моя система быстрее всего при tRAS=7 и совсем чуть-чуть медленне при 8, при остальных таймингах значения заметно меньше особенно в сторому уменьшения tRAS
Мама Epox 8RDA+ rev 2.2
Заблокирован Статус: Не в сети Регистрация: 26.10.2003
Raul
Цитата:
На всех диаграммах видно, что tRC=tRAS+tRP.
Аааа..., у меня действительно ошибка.
Так и должно быть tRC=tRAS+tRP. Заклинило.
Предыдущее сообщение случайно написал по "гостём", поэтому исправить не могу.
Спасибо.
Member
Статус: Не в сети Регистрация: 01.12.2003 Откуда: Воронеж
Цитата:
Active Precharge Delay (tRAS) = RAS to CAS Latency (tRCD) + CAS Latency + 2
- формула лажовая я сразу это понял вот почему-то 2-3-3-4 работает быстреее чам 2-3-3-8 и 2-3-3-7 и т.д. Автор молоток побольше бы таких статей я думаю приз ему не только полагается, а пренадлежит ему по праву !!!! Самая лучшая статья!!!! [/quote]
Посмотрел. Интересно.
tRC и tRFC - относятся к времени регенерации.
tRCD - оказывается у nForce можно задавать этот параметр отдельно если следующая комада будет чтение или запись.
Мой комментарий не будет оригинальным - я бы присудил приз. Крайне редко удается прочитать что-то для пополнения багажа своих знаний. Фотографии вентиляторов - это, конечно, интересно, но не более того, а ЭТО - еще и полезно.
Member
Статус: Не в сети Регистрация: 14.01.2004 Откуда: Екатеринбург
Enot
Цитата:
У меня написано "параметр", а не "конкретное значение". Другими словами параметры равноправны, без разницы или tRCD увеличить на 1, или CL. Все написано верно.
Тогда фразу надо переформулировать, например, так: "Другими словами, параметры tRCD и CL вносят одинаковый вклад в задержку единичного чтения". А то из-за неоднозначности слова "значение" получается непонятка - тем более что далее по статье слово "значение" употребляется именно в смысле цифрового значения.
Цитата:
Короче, абзац излагает мысль "удовлетворительно"
Вот и я об этом. А надо бы на "отлично". Тут просто надо раэжевать чуть поподробнее, а то слишком много разных смыслов в мальньком абзаце.
Последний раз редактировалось Raul 15.04.2004 14:56, всего редактировалось 3 раз(а).
Сейчас этот форум просматривают: нет зарегистрированных пользователей и гости: 19
Вы не можете начинать темы Вы не можете отвечать на сообщения Вы не можете редактировать свои сообщения Вы не можете удалять свои сообщения Вы не можете добавлять вложения