Ждём Ваших отзывов о материале.
Соблюдение Правил конференции строго обязательно!
Флуд, флейм и оффтоп преследуются по всей строгости закона!

lndeo Да, это тоже. Но уж если есть такая проблема, то почему бы не поменять всю шину, решив и другие проблемы?

легко вот например

А эти 80 ядер именно FPU и являются, это - раз. Чем принципиально отличается потоковый процессор от отдельного ядра, это - два.
Единственное отличие от G80 это способность обмениваться данными между примитивными блоками FPU.
Добавлено спустя 4 минуты, 57 секунд


Ну как, рассудили? В многопроцессорных системах общая шина это зло. Мало того что по ней надо данные гонять, так еще и между процами общаться.
Добавлено спустя 3 минуты, 36 секунд


Это не преимущество языка - это возможности рантайма. Точно так же подключаем кроссплатфоменную библиотеку к любому другому компилятору и все.
Зачем же сразу мешать кроссплатформенность и поддержку многопоточности?

Айс интересно, кто скрывается под вашей пустой личиной?

Более 32ГБ/с при реальной ПСП <8ГБ/с. Таким образом, при потоковой обработке, 4-ядерный процессор будет ограничен именно ПСП.
Особенно тяжелая ситуация с серверными системами на 4-ядерных Xeon Clovertown, где каждый процессор имеет менее 4ГБ/с доступной ПСП.

Поэтому AMD не врет говоря о 40% преимуществе K10 в ряде задач над Clovertown. Просто у K10 реальный ПСП будет минимум вдвое больше чем у Clovertown.

Diocilis

Ошибаетесь. На сайте GPGPU лежит исследование производительности райтрейсинга на разных процессорах. Х1900ХТХ только в 1.5 раза быстрее одноядерного оптерон 2.4 Ггц и в 5 раз медленнее Cell. Традиционные GPU мало подходят для райтрейсинга (и для любых других задач с интенсивным обменом данными между потоками).

Айс

Это и есть качественное отличие. В этой ветке я уже раз пять просил людей внимательно почитать презентации Интел - сами по себе ядра ничего не значат. Главное это межядерный интерфэйс. Приводя аналогию по нашему с вами спору - зачем нужны треды когда можно плодить независимые процессы с помощью fork() и весь обмен данных осуществлять через пайпы?

Intel has no plans to bring this exact chip designed with floating point cores to market. However, the company's Tera-scale research is instrumental in investigating new innovations in individual or specialized processor or core functions, the types of chip-to-chip and chip-to-computer interconnects required to best move data and most importantly, how software will need to be designed to best leverage multiple processor cores. This Teraflop research chip offered specific insights in new silicon design methodologies, high-bandwidth interconnects and energy management approaches.

Цитата:

Точно так же подключаем кроссплатфоменную библиотеку к любому другому компилятору

Если бы ещё найти, где раздают такие библиотеки под трединг... Впрочем мы так уже сильно отвлеклись.

Ну остался последний шаг - добавить к этому поларису ОДНО i386 совместимое ядро.

Не ваше дело. Вам повезло что я на хамство не отвечаю хамством.
Добавлено спустя 52 секунды


Они не раздаются, а продаются. Дорого.

Айс Я согласен, что интеловские склейки - зло, и что у них проблемы при общении ядер с разных кристаллов. Не спорю и не спорил. Но вы писали о том, что Pentium D нагружает шину под завязку. Поскольку оснований так говорить нет это похоже на заведомо ложную информацию.

наверное ты забыл добавить "мой Intel" .... .... не суди и несудим будешь

А по делу, некисло было бы иметь такой FPU сопроцессор, даже в отдельном слоте

lndeo

Склейки это не зло. В какой-то мере можно говорить, что медленный FSB - это зло (для многоядерных процессоров). А в том общаются процессоры - через кроссбар или через внешную шину - принципиальной разницы нет. В обоих случаях процессоры используют общую шину (кроссбар - это мультиплексер запросов от ядер). Поэтому, хоть передача данных через кроссбар и быстрее в абсолютных величинах, но при этом имеет абсолютно аналогичную "склейке" маштабируемость на n-oe число процессоров, так как имеет аналогичный "склейке" одноуровневый интерконнект (обработка взимозапросов между двумя какими либо ядрами, блокирует общую шину и не даёт "разговаривать" другим ядрам).

TyyOx91 Ну вот Intel и переходит на встроенный контроллер. Не много не понял - имеются ввиду процессоры без общего кэша?

lndeo

Имеется в виду, что пропускная способность текущей версии интеловской FSB меньше пропускной способности памяти. Хотя в какой-то степени это и удаётся компенсировать за счёт кэшей и префетчей.
Впрочем, всё это уже офф-топ.

Дык если они трехмерную связь забацают, да еще один комногим не близлежашим этож МОЗГ ОБЫКНОВЕННЫЙ получитцо...
И терминатор с судным днем, паимаешь...

вот как надо склеивать ядра
#77
кстати, есть инфа, что это чудо Power6 обладает вычислительной мощностью ~ 1 терафлоп...

хм, кто-нить К9 видел, почему сразу К10?:hitrost:

К9 высокочастотный проект который должен было противостоять невышедшему Tejas когда стало ясно что этот самый Tejas загнулся К9 закрыли, так как надобность в нём отпала...

Для домашнего компьютера склейка не зло, а экономически оправданное решение. А вот в многопроцессорной системе это становится узким местом. Для поддержания когерентности кеша например. А то что ПСП интеловской шины ниже чем ПСП двухканальной памяти - это давно не для кого не секрет. Другое дело, что у АМД и встроенный контроллер не очень то решает эту проблему.



Как никто не видел? А как же "К9 - собачья работа" с Белуши?

Вот тут я не понимаю почему они так настойчиво это делают. Похожим вопросом я задавался, когда Интел переходила на НетБарст. Но сейчас Интел говорит о слиянии серверной, мобильной и настольной архитектур, это может значить смену философии вообще (не только в плане контроллера, но и каких-то фишек Итаниума, например)

У Интел вообще шины какие-то не очень прогрессивные.. что ФСБ, что CSI
чем больше знаеш, тем меньше хочеца покупать комп