Ждём Ваших отзывов о материале.
Соблюдение Правил конференции строго обязательно!
Флуд, флейм и оффтоп преследуются по всей строгости закона!

n00ba

http://www.intel.com/technology/itj/200 ... ontrol.htm
As we can see the Intel Core Duo processor defines five different sleep states of the system. The first three states allow local power-saving measures to be activated individually per core, while the last two states require a coordination of the entire package for the power-saving measures to be activated.

Как раз пишут, что первые три стадии с одинаковым напряжением на ядре , впрочем ничего удивительного, сомневаюсь, что стали бы ставить раздельный модуль питания на каждое ядро даже в ноуты, тут скорее проблема в себестоимости, слишком жирно. =)
http://www.intel.com/technology/itj/2006/volume10issue02/art01_Intro_to_Core_Duo/figures/figure_5.gif

Аюсолютно согласен с Diocilis, странная статья.
Добавлено спустя 1 минуту, 56 секунд
Где в ней официальные высказвания АМД по поводу топика?

в топку, лучше самому в биосе поковыряться

n00ba
Ну у АМД тоже ясности нет. В презентациях говорилось о individually adjust core frequencies for improved power efficiency. Про индивидуальное управление питанием я не видел.
The most recent aspect of Barcelona's design that AMD revealed is how it handles power management. Although all four cores still operate on the same power plane (same voltage), Barcelona's Northbridge now runs on a separate power plane. Barcelona's core and Northbridge voltages can vary between 0.8V - 1.4V independently of one another.
http://www.anandtech.com/cpuchipsets/sh ... =2939&p=10

Радует одно, если снижением энергопотребления и Интел и АМД открыли пользователем снижение номинального множителя, то сейчас вероятно приоткроется возможность его повысить

Как раз есть, одно напряжение для всех ядер.

LAV48 Надеюсь..

coyro
Дело в том, что на сколько мне известно, распаралеливание вычислений одного потока и так уже дано существует. Но распаралеливание не между ядрами, а между блоками процессора. Естественно одновременно могу выполнятся только команды которые работают с разными данными. В этих условиях кидать вычисления на другое ядро наверно будет достаточно накладно.

Мне поф. кто раньше, но будете смеяться. я помню, что впервые это услышал как foxton у итаников.
Молва приписывала сие montecite. http://www.intel.com/design/itanium2/whitepaper/eco.pdf

А по поводу, кто у кого слизал. Друзья, фанаты обоих цехов. Уже давно пора расслабиться. Вы как первый день про ИТ слышите. Оба цеха давно уже в тесном сотрудничестве работают и радуют нас - простых смертных. http://contracts.corporate.findlaw.com/ ... 01.01.html

Эх, хорошо бы если можно было и в ручную повысить множитель на одну ступеньку и для всех ядер.
Вот, кстати, для АМД скрытая фишка для продвижения новых камней. И ТДП не пострадает, и слегка разогнать процессор сможет каждая домохозяйка. Эх мечты, мечты...


Интересно, а какие технологии попадают под это соглашение. И в чём проблема для АМД, имея такое соглашение, выпускать чипсеты для Интел под 1333 шину...

стрелять не надо. уже написали. поищите в сети HydraCore от Havok. молва ходит 5-6 средов.

Swappp

Вы путаете две разные концепции ILP (instruction level parallelism) и TLP (thread levle parallelism). Речь идёт не о том, чтобы пытаться распараллелить поток на уровне инструкций (чем и занимается Out-of-Order логика или компайлеры для Итаниума), а речь о том, чтобы разделить однопоточную программу на несколько потоков чтобы запускать в параллель на несколько ядер. Первая концепция уже практически исчерпала себя, поэтому, имхо, никто не будет париться с "закидованием" отдельных инструкций на соседнее ядро.

позволю себе, как юниору, согласиться. действительно чистой воды ос перепутали с попыткой исполнить поток на нескольких
ядрах. Теоретически идея хорошая. Скажем бросили один цикл на одно ядро, а другой на другое. Проблема в синхронизации
данных на ядрах. Самое простое, видимо, это искть совершенно независимые циклы. Но для этого доп. логика (в компайлере -переписывать софт или железе - усложнять проц) нужна. Т.е. пока это сказка.

абсолютно бессмысленная фишка -
прирост от повышения частоты на одну ступеньку - только тестами и отследить...

а вот на другую новость никто не обратил внимания -

ЕЩЕ ОДНА ПРОБЛЕМА ДЛЯ ТЕХ КТО ПОТОМ БУДЕТ УСТАНАВЛИВАТЬ ПРОЦЕССОР АМ2+
В МАТЕРИНКУ АМ2.

БОЛЬШЕЕ (ПРИМЕРНО НА 10%) ЭНЕРГОПОТРЕБЛЕНИЕ !...

это весьма огорчает...
еще парочку таких новостей и придется менять материнку при переходе на процы АМ2+ однозначно...

Мне больше интересно, каким образом процессор будет определять, насколько он может "разогнать сам себя", чтобы при этом не потерять стабильность
И чем в данном случае это тогда вообще отличается от того, что на материнках уже несколько лет гонят различные производители под разными именами (D.O.T., N.O.S. и т.д.)...

LoCkFaSt

Наоборот - задача очень сложная. Множество подводных камней. У Интела есть разработки на эту тему. Проект называется Mitosis. Лично я не уверен что это пойдёт в железо. Скорее наработки реализуют в компиляторе. Кстати у Sun есть автопараллелезирующий компайлер. Правда, злые языки говорят, что единственное что он может распараллелеить, это однопоточный бенчмарк SpecCPU .

TyyOx91 Дейтвительно, если уж компилятор не может толком распараллелить, глупо надеяться на обработку кода "на лету"..

Не с той стороны смотрите...
Это меньше будет потребление если в АМ2+, а не больше если АМ2. Больше проц жрать не будет полюбому

Только хотел сказать...опередил

И ещё в материках АМ2 наверняка будет хуже разгон
Значит удет паритет:и у Интел и у АМД есть такие технологии.