Ждём Ваших отзывов о материале.
Соблюдение Правил конференции строго обязательно!
Флуд, флейм и оффтоп преследуются по всей строгости закона!

Vail Да-да, наш эстонский друг, слово в слово то, что я уже сказал... 3 ДНЯ НАЗАД!
Ради Бога, не обижайтесь, просто не мог пройти мимо!
А я думаю не через поколение, а уже в следующем. Ещё одну печку бессмысленную варганить будет глупо. И так R600 по инерции клепали...

Korj
1. Не являюсь вашим постоянным читателем и всего лишь выразил своё мнение. Не моя вина что мнения у нас сошлись.
2. Это не повод вспоминать бородатые шуточки про эстонцев, и уж тем более причислять меня к ним, хоть я здесь и живу. Межу прочим имею полное право выдать вам СК, но не буду этого делать.

Это Вы про GeForce 7950 GX2? Что-то я не вижу, что бы NV начинала "загибаться", а наоборот - шустренько так воплотила наработки "загнувшейся" 3dfx в SLI А за ней и ATI подтянулась с CF, который давно пользовала в своих проф.решениях. И при этом CF по производительности несколько эффективней SLI, насколько это видно из ряда тестов, к примеру из этого. А теперь же AMD/ATI предлагают усовершенствовать решение, путём использования другой шины. Это даёт повод только радоваться, если многочиповость со скростной шиной будет выполнены удачно и конечный продукт будет при этом поддерживать не только игры со специальной заточкой. Никуда нам уже не деться - многочиповость - единственная альтернатива на данный момент даже для видекарт. Другое дело, что стоит задуматься созданнии и о разделении ролей специализированных чипов, а не тупо ставить несколько одинаковых GPU на один текстолит. Надеюсь, что AMD/ATI, пусть не сразу, но таки встанут на этот - единственно верный на данный момент путь.

Интересно каким образом они собрались снижать общее энергопотребление...
По сути будет 2 маленькие печки вместо одной большой...
Может лучше одну большую, но высокопроизводительную печку делать?

Дайте слово автоэлектрику!
IMHO.. HT непригодна для связи видеочипов, для этого у неё недопустимо большая латентность. То что хорошо для CPU, не всегда пойдёт в мульти-GPU, там такие объёмы данных мелкими кусками носятся... Или из HT придётся почти всё выкинуть, но это уже будет что-то другое..

Такс, вы на это посмотрите, что тврорится с GPU, а вот CPU стремятся с точностью, да наоборот. Всё запихать в один кристалл и избавиться от многочиповости. ИМХО, нужно просто развивать SLI и CF. К примеру, чем мастерить нового монстра, лучше впихать в HD 2600XT 256-бит шину и отточить до совершенства CF, чтобы КПД тандема увеличивалось. ИМХО, уж лучше пара-тройка HD 2600XT, чем один HD 2900XT

CF и SLI это расходы на удвоенную (утроенную, учетверённую) память... Невыгодно дважды платить за одно и тоже..

conver А можно хоть какие-то данные в подтверждение, а не пустые слова? Главная рекламная фишка гипертранспорта (в частности 3.0) - рекордно низкие задержки и минимальный оверхид при передаче малых пакетов. Цифры я не нашёл, но раз уж Вы так уверенно рассуждаете, может у Вас они есть? Сравните их хотя бы с латентностью GDDR3/4, нам покажите. И ещё хотелось бы пример, где там какие конкретно объёмы мелкими кусками носятся так, как в CPU не носятся. И вообще хотелось бы понять великую разницу между пачкой специализированных процессоров и одним универсальным с точки зрения работы с данными...

MegaGosu Да хотя бы отводить проще - радиатор эффективней сделать. Опять же в большом кристалле, наверное, гоняется же электричество через весь кристалл ко всем компонентам, а при текущих нормах токи утечки уже очень велики... Да мало ли - разводка маленького чипа явно проще итд... Но уж что уровень выхода годных процессоров в разы выше будет - это более существенный плюс imho...
Добавлено спустя 5 минут, 40 секунд
Rexcor У CPU площадь в 4 раза меньше - им есть куда "всё запихать", вот и стремятся. И не особо и стремятся - 8-ядерные процы у AMD будут 2-чиповыми, там вопрос в том, что intel посадила по два кристалла на подложку, а связь между ними и с системой - никудышная, а саму идею никто не ругает... И по факту процессоры отстают от видюх, получается, по количеству элементов-то. Ну и плюс тот факт, что многоядерность в процессорах по большому счёту не особо то и даёт что-то...
И при этом в процессорах как раз традиционно используется многочиповая компоновка, в частности у AMD через HT. hint:южный и северный мосты.

Цифр не искал, просто руководствуюсь логикой, что последовательная шина всегда медленнее параллельной в силу того, что работает пакетами, по протоколу, т.е. гоняет избыточные данные в отличие от паралельной, где можно иногда обойтись просто линией синхронизации. Хотя могу согласится, что если сильно задрать несущую относительно внутренней шины чипа, можно это дело худо-бедно нивелировать И мне тоже интересно, что это за рекордно низкие задержки. Относительно чего считают. А так, если предположить более-ли-менее стандартный пакет - старт, стоп, контроль, пауза.... + подготовка пакета +обратное преобразование.. не знаю. С кольцевой шиной соревноваться сложно.. но поскольку в жизни возможно всё - поглядим. Я-бы не рискнул с уверенностью заявлять, что какой-нить упрощённый HT в данном случае однозначно не применим.. Но пару чипов, по-моему, дешевле соединять паралельной шиной.
Мне интереснее другое, почему нельзя просто усыплять блоки внутри одного чипа? Зачем их для этого разносить в разные и городить шину (которую, кстати, не усыпишь, ведь половина памяти подключена ко второму чипу, все запросы к ней придётся обрабатывать). В общем, по-моему эта шина должна будет работать, как сумашедшая... А в случае 4 чипов придётся отработать связь каждого с каждым (точно не помню, но кажется в NUMA, при обращении к чужой памяти добавляется 40nc за счёт доп.преобразований.. блин. не помню..).

conver HT хорош универсальностью(fusion) и тем, что он уже есть и давно опробирован под всеми углами. А усыплять, я думаю, будут в 2Д, там и память не нужна... Лично мне по большому счёту всё равно сколько Вт они там сэкономят в 3Д - было б быстро и доступно...
А NUMA это просто теоретическая модель, все задержки от конкретной реализации зависят...

Вот и договорились...
А про NUMA, это не совсем теория, я читал материалы тестирования четырёх-процессорного сервера, оттуда и цифири вспоминаются...

conver Нет, я имел в виду, что слово NUMA - это не AMD изобретение. Это теоретическая модель, есть множество конкретных реализаций. Задержки можно постараться уменьшить, в конце концов, кольцевая шина это та же NUMA, судя по схеме...
Для 4 чипов тут 3 варианта: с 1, 2 и 3 портами HT. С одним нужен HT switch посредине, с 2 можно закольцевать, с 3 уже все-со-всеми. Все варианты с большего уже существуют, хотя именно все-со-всеми не юзают afaik, потому что на PC нужны ещё и внешние порты с I/O hub-ом связываться. Видюхам может и не надо, а может и надо... Одна и даже две промежуточные остановки в серверах HT не мешают, но тут могут и по-другому сделать - тем и хорош HT, что более-менее универсален...
А про серверы - я на них работаю, выбираю, закупаю, настраиваю, а не только материалы читаю...

Что-то не вяжется у меня, каким образом многочиповая компоновка может помочь в экономии электропотребелния.
Тезисы об управлении питание не проходят по 2м причинам: во первых - это и в одном чипе можно сделать, а во вторых - это ничего не даст в пиковом потреблении.

Совсем другое дело - унификация и удешевление производства. Одно дело два/четыре кристала среднего уровня в 200мм2 и совсем дургое дело один на 400+мм2, тут и выход годных чипов на порядок больше (хоть инаучились отклчасть часть блоков, но это не повышает быстродействия), и разработка с тестированием на порядок сложнее.
Т.е. гораздо разумнее сделать один хороший чип со своим большим кешем (отключаемым) + второй чип содержащий в себе блоки не требующие умножения количества (блок управления), а затем замутить такую штуку:
топовая - 4х чиповая система (с 4мя 128 битными контроллерами памяти итого 512 бит) + пара блоков управление (для использования 4х мониторов...)
средний класс - 2х чиповая система 256 бит + блок управления
поток - одночиповая система 128 бит + блок управления
новый класс - одночиповая без блока управления, кеш есть, памяти нет (системная) - это видеоядро в процессоре или на метеринке
обрезки - одночиповые + блок управления, кеш отключен(из брака например), память 32/64/128 бит

из проблем по сути только две: связь между чипами + эффективность масштабирования и разделения задач между чипами так, чтобы как можно меньше требовалось использовать эту самую связь.
Кеш тут как раз может помочь (да место он отъест, но брак в нём не так критичен пойдёт в обрезки, энергопотребление он так сильно не должен увеличить при этом площадь ядра поднимет отводить проще, и сложности разработки не добавит) + можно сделать возможность одновременной закачки одинаковых данных сразу в несколько чипов (хотя боюсь памяти на борту такой карты и гига не хватит, ну да для топ решений сойдёт) + антиалиасинг с 4х ядер замутить
Кстати логичнее добавит отдельный чип для постобработки и управления (где-то я такое уже видел) в него загнать всякую фигню не нужню в каждом ядре многочипового решения.

Насколько я себя знаю, мне обычно мысли приходят в голову вполне стандартные (скорей всего не мне одному они доступны), так что вполне реально в ближайшей перспективе получить подобные решения: т.е. многочиповые (чипы идут на всю линейку видеокарт и даже шире) + куча кеша в каждом ядре + переизбыток памяти и возможность дублирующего хранения данных в топовых решениях + разделение видеоядра на 2 (управляющее + рабочее, которых в видеокарте может быть много)

Anvin
Это всё выглядит шикарно, но только при условии если будут созданы хорошие блоки управления, грамотно распределяющие данные между чипами (как Intel собирается делать контроллер аппаратно распределяющий потоки между ядрами процессора). Иначе всё это будет жутко зависеть от драйверов, на отладку которых может уити даже не один год.

не прошло и полгода

http://www.3dnews.ru/news/r700xt_protse ... ps-271293/

АМД таки пошла по пути унификации и снижения себестоимости (может и энергопотребления фиг его знает)
на одном ядре будут делать одно- двух -четырёх... чиповые карты.

з.ы. допостил в эту тему раз уж тут это обсуждалось