Ждём Ваших отзывов о материале.
Соблюдение Правил конференции строго обязательно!
Флуд, флейм и оффтоп преследуются по всей строгости закона!

...aмд обратно пёрнула в лужу со своим К8Л...нехалем побыстрее будет...

Вы только гавкать можете, аль всё же что скажете? а то только "подумайте... почитайте..."

Может Вас тоже отправить почитать пост?

Как я понимаю, Nehalem обещают сделать на 20-40% быстрее Penryn на одной частоте, за счет увеличения кеша в 2 раза. Выглядит сомнительно, так будет в узком круге задач, в среднем прирост будет до 10% (как обычно), ИМХО. Вроде обещали новую архитектуру в Nehalem, или я ошибаюсь?

TyyOx91

Что, опять без меры Бессонова начитались?

Это Вы о чём???

ALEXLIDER

Что-то не похоже
banifatich

В какой-то степени я согласен - это был просчёт. Но не в архитектурном смысле, а в "организационном". Не удалось убедить программеров кодить под нетбарст. Да что там говорить - инерция так велика, что до сих пор в большинстве игр не используют, например, SSE2.
Ну так я об этом и говорю - если нововведения встречают в штыки, о каких новых инженерных решениях может идти речь? Всё что можно из х86 уже выдавили. Вот и остаётся, что увеличивать кэш, частоту и количество ядер.

Может они все же рассчитывают на 20-40% за счет векторных юнитов? Тогда такое возможно,а пока не понятно о чем речь.

Мда.. куда катится мир..
Я так понимаю увеличение кеша последствие того, что интел не способен реализовать нормальную процессорную шину, чтобы загрузить имеющиеся ядра.. Обалдеть! О какой тогда экономии может идти речь, с переходом на тонкий техпроцесс
А по поводу новой архитектуры.. еще летом читал где-то, что до 2010 года новой архитектуры не будет (Зачем ведь коре это "прогрессивная" архитектура, и круче нее только бог, чье существование под еще вопросом )
Еще фишечка.. выйдет нехалем.. без контроллера памяти сначала, а потом полгода спустя выйдет с контроллером. Внимание вопрос.. как они обеспечат совместимость?

На лекциях Мат. моделей нам показали интеграл, который можно решить 2-мя способами.
В первом способе если подставить число "е" с 10 числами после запятой- погрешность +-100%..
Во втором способе если подставить вместо "е" число раз в 1000 больше, то ответ все равно будет точен до 4(!) знака после запятой. - яркий пример "революционного органичного" решения. Потом добавил: можете подобных примеров больше не искать, всё простое нашли до вас.

Mitkins

Встроенный контроллер памяти (в Nehalem), особенно если он будет четырёхканальным, вполне может обеспечить такой прирост.

dSilver

А вы только фанатствовать можете? Ещё ни одного технического аргумента я от вас не слышал.
Что касается вашего поста, то он больше похож на жалобы обиженного ребёнка ("Тот сказал это, этот сказл то... так не честно!"), чем на конструктивный спор.
MStoliar

И его тоже. Во всяком случае, этот человек технически подкован и разбирается в предмете, в отличие от некоторых фанатов и не-фанатов.

А подумать? Если бы +40%на одной частоте, то они бы об этом трубили во всех углах. Для меня очевидно, что если монолитный 4-х ядерный процессор будет работать на частоте эдак >=3.3 Ггц с 12 мегами кеша, то ТОГДА он может быть на 20-40% быстрее сущестующих 4-х ядерных...

Скромно исправленный маркетологами, надо думать Короче, всем бы так просчитываться!

Карл Маркс листает "Капитал" и нервно курит в сторонке.

MStoliar

O EIB (Element Interconnect Bus).

TyyOx91 Убейте себя об стенку!
dSilver написал сарказм, а вы его в фанаты приписали и начали вести себя как полный неадекват..

AntiNeo
А подумать? Если бы +40%на одной частоте, то они бы об этом трубили во всех углах. Для меня очевидно, что если монолитный 4-х ядерный процессор будет работать на частоте эдак >=3.3 Ггц с 12 мегами кеша, то ТОГДА он может быть на 20-40% быстрее сущестующих 4-х ядерных...
Для начала, неплохо бы прочитать:

Об участии прироста частоты в приросте производительности ни слова. Так что ваше негодование можете выразить сотрудникам TG Daily или Intel.

Ну вот и славно. Вы сами ответили на свой вопрос, почему я не верю в 20-40% прироста производительности из-за того

ибо кому они эти "дополнительные наборы команд" нужны?

Ну не все. Например, эксклюзивный кэш K7. Или встроенный контроллер памяти K8. Были и остаются очень даже ничего. И притом не требуют каких-то сверхестественных оптимизаций кода. В штыки обычно встречают убогие костыли, которыми производители пытаются устранить слабые места архитектуры. Пример, ваш "любимый" НетБурст. С его кривым FPU и как следствие довеском из SSE.

Слюшай, чудом уцэлэл, да! А кроме шуток, и поделом им, что потеряли рыночную долю.

Во-первых двух каналов в самом деле хватает за глаза. А тем более ДДР3..
Посмотреть новые бюджетные чипсеты от Виа и Нвидиа - один канал ДДР2 667.
Во вторых, встроенный КП это плюс, а не ограничение - не надо кардинально новых чипсетов под новый тип памяти (или третий канал).
А величина кэша - прямое отношиние к скорости памяти. Чтобы уменьшить задержки.
А вся цитата про встроенный КП: видит око, да зуб неймет. Конечно надо сказать, что это отсталая технология.
Правда я до сих пор не могу понять что АМД намудрила с КП ДДР2? Почему он такой медленный?

TyyOx91

Он там (AMD,Intel 4 core) не нужен, архитектура другая, SIMD внутри каждого ядра, а не "сбоку". Здесь как раз нужен cross-bar, который есть в AMD (и обязательно будет в Nehalem, в том или ином виде).
Добавлено спустя 3 минуты, 36 секунд
TyyOx91

ИМХО, примерно как В.М. Полесов из "12 стульев"...

banifatich

Вы знаете, я тоже не верю. С векторным блоком может быть больше. Без векторного блока - может быть меньше (имеется в виду, на одной частоте). Естественно, для векторного блока придётся вводить новые инструкции.


Видимо кому-то всё же нужны, ибо та же 64-битная винда только их и поддерживает для вычислений с плавающей точкой (SSE/SSE2). Вот так административными мерами борются с ленью програмистов .


Неудачные примеры. Эксклюзивный кэш не имеет никаких преимуществ, относительно инклюзивного. Чуть больший эффективный размер кэша, компенсируется двойным трафиком и как следствие падением производительности в случаях загрузки/выгрузки в/из L2.
Что касается встроенного КП, то по большому счёту это даже не имеет отношения к архитектуре - просто перенесли КП из северного моста поближе к процессору. Впрочем, сравнения Core vs. K8 показывают что кардинальных изменений эти "улучшения" не несут.
Добавлено спустя 18 минут, 32 секунды
MStoliar

х-бар всё же не "меж-ядерная" шина, a селектор запросов ядeр к КП. Я даже не увeрен, что ядра могут общаться через х-бар (во всяком случае, тесты на фценте этого не выявили). 4 ядра, может быть 8, (ну максимум 16 - не уверен) больше ядер на х-бар не посадишь. Всё равно придётся организовывать эффективную меж-ядерную сетку.