Ждём Ваших отзывов о материале.
Соблюдение Правил конференции строго обязательно!
Флуд, флейм и оффтоп преследуются по всей строгости закона!

idea Не все могут позволить хороший процессор и топовые материнку и память. Настоящий оверклокер мучает младшую модель линейки. Так что это не аргумент

Контроллер памяти Интел делать умеет. Посмотреть хоть на свежие чипсеты (спрашивается что за хрень стоит в старых чипсетах тогда?). Но кто-то правильно заметил, что вставить этот КП в процессор нетривиальная задача, а еще и тепловыделение растет.

вобще считаю что встроеный контролер памяти нужен в десктопе
когда выйдет нахелм у больенства будет ддр3 (надеюсь, что к тому времени она подешивеет и тайминги уменьшутся) с частотой 1600МГц, т. е. 2 канала памяти потеребуют частоту фсб 3200 что я думаю к тому времени врятли реализуют, к томуже у интегрированного контролера памяти будут меньше задержки, т. е. латентность.
встроили бы они 2х канальный контролер от какого нибудь Р35 в процессор и оставилибы старый добрый фсб для всего остального кроме памяти, потомучто помойму недостаток фсб и контролера в северном мосту в том, что по фсб идёт поток данных к памяти и ко всему остаьному: к видеокарте и к южному мосту где уже идёт на всю переферию. Помойму преимущество НТ о котором так кричат все фаны АМД не вней самой, а в том что она не нагружается работой памяти.
Если интел не сделает ИКП в десктопе то бунет не гут. Хщотя к выходу нахелма может всё поменятся.
поправте если я что нибудь неправильно сказал.

bigsinus

Да не будет там "старого, доброго FSB". Будет CSI между чипсетом и процессором. Какой смысл разрабатывать новый Common System Interface и оставлять старый FSB? Ну а пропускной способности CSI должно хватить и на 4 канала (при условии, что реалзиуют его не хуже чем HTT 3.0).

Задержки зависят не только от интегрированности/неинтегрированности конторллера, но и oт его конкретной реализации, реализации шины, а также частоты и типа памяти.

А какой смысл вставить КП в процессор?
длину проводов уменьшить?
Вот если бы процессору не нужен бы был вообще КП, и он без всяких посредников к памяти бы обращался.

я думаю что дополнительные задержки возникают за счёт того что сначала идёт отсылка даных из цп в северный мост по фсб потом из северного моста в в память, к томуже в северном мосте надо отделить данные для памяти от данных дя остального, так же как и в процессоре надо организовать пересылку данных и для памяти и для всего остального. интегрированный контролер избавляет от этих проблем.
обьясните мне чем НТ и CSI лучше FSB?

bigsinus
шириной канала)
плюс контроллеры на концах шины обладают меньшими задержками)
ча и частота повыше будет

Guerilla а чем достигается большая ширина канала и меньшие задершки?

bigsinus
хз, а почему ддр1 быстрее ддр2?(при равных физических частотах)
та же история
во всяком случае я где-то читал про эти технологии, и в описании каждой между строк сквозило про "бешенный прирост производительности"

интересно почему вы совершенно не разбираясь в вопросе пытааеетесь меня в чём то убидить?
кстати о ддр памяти:ддр2 быстрее за счёт того что позволяет получить большею внешнею частоту при той же внутреней код преобразуется из последовательного в паралельный. ддр РС3200 (400МГц) по пропускной способности равна ддр2 РС3200 (400МГц), но как правило у ддр2 большие задержки, просто ддр не позволяет дальше наращивать частоту больше 400МГц а у ддр2 максимальная (не считая дорогих оверлокерских) частота 800МГц, это связонео с тем что у ддр1 с частотой 400 МГц внутренея частота 200МГц, а у ддр2 с частотой 400 МГц внутренея частота 100МГц, у ддр2 с частотой 800МГц внутренея частота 200МГц, сейчас появилась ддр3, которая позволяет дальше наращивать частоту уже до1600МГц.
подробнее можно почитать тут: http://www.overclockers.ru/lab/15689.shtml

AMD для Интел является подопытным кроликом. Такое большое изменение как встроенный контроллер памяти Интел никогда бы не сделала сразу вслед за АМД, типа какая наворорченная фича! Интел всяко имел это ввиду и когда соберут весь текущий урожай с того что сейчас есть, тогда и встр. контр. памяти будет.