А почему это должно нас смущать? Меня наоборот радует! Как хорошо что они не делают Pentium 5GHz, а сделали на основе старых добрых процов чтото хорошее

Добрый Ээх
И что, первая паровая машина эффективнее современных двигателей? Вы бы хоть потрудились почитать, о чём идёт речь...

GReY
Потрудился, прочел.
Никто не утверждает, что P.M. лучше Конры. Просто Конра доработка и развитие P.M. Почему это должно пугать? При том, что лично я пользую Атлон, совсем не исключено, что следующий апгрейд поселит у меня Конру или продукт его развития; я в религиозных войнах не участвую, я выгоду для себя ищу..

Автору, безусловно, большой респект за статью. Прочитал с весьма большим интересом.
Однако. Мне сильно не понятно, как так можно рассуждать о будущих улучшениях без оговорок "возможно"? Автор видел документы AMD "для внутреннего пользования"? Поэтому, я отношусь к статье за малыми исключениями со скепсисом (по данным, которые уже видел).
Хотелось бы надеяться, что это новое ядро будет действительно адекватным ответом на Native QuadCore от Intel, ибо на следующий год, когда они собираются вынести образцы K8L на суд общественности, Conroe будет уже прошлогоднее решение.

Никаких внятных данных ни о каком нативном четырёхядернике от интел пока ещё даже нету на ждёт кустарные Кенты и Кловеры пока потом переход на 1333 шину для них вот и всё что пока достоверно известно...

А то в АМД это не понимают

Добрый Ээх
Я отвечал человеку, утверждавшему что Туалатин это вершина прогресса и все современные процессоры до него не дотягивают по эффективности.

сейчас что-либо говорить о производительности К8Л бессмысленно, учитывая скрытность АМД
все так или иначе закончится отсебятиной

и простых людей мало интересует ширина блоков будущего цпу, им нужны среднее превосходство в процентах над прежним ядром

Да Туалатин имеет очень много общего с Pentium M.
Но с Конрое их роднить в принципе нельзя, если только общей консепцией.
Добавлено спустя 22 минуты, 59 секунд


Если поверит в достоверность тестов,
то серия AMD FX на старом ядре К8 х2, уступает Conroe.
Но Conroe это следующие поколение, так что его коректней сравнивать с K8L.
Да и ещё, в таблицах указаны просто Athlonы, а не X2. ??????:hitrost:

С невышедшим? Вот выйдет, тогда будет "корректнее сравнивать".
Времена, когда корректно было сравнивать 486-е процессоры от АМД, Cyrix и Intel, давно прошли. Начиная с пентиума, корректное сравнение стало только одно: того, что реально продаётся, предпочтительно сравнивая процессоры в примерно одном ценовом диапазоне.

Кстати, интересные цифры по энергопотреблению. А никто не пробовал пропустить весь системный блок, различающийся только матерью и процессором, через измеритель мощности, да и сравнить так? Было бы ОЧЕНЬ интересно узнать (блин, когда уже выпустят БП с встроенным индикатором потребляемой в данный момент мощности?).

Antomillix А почему это корректно сравнивать с K8L? Он выйдет через год как минимум... а если к примеру K8L выйдет через 5 лет? Мы что будем его ждать, чтобы сравнить?

Дык вроде как на ФЦентре регулярно тестят общее энергопотребление системы, используя токовые клещи.

Andy**Pro
Laxti_Traxti
Dreyzer
LSSAH
и прочим не в меру "горячим" поклонникам Интел:



Господа, ну может хватит "хавать" откровенно пиарные лапшо-лохово-вешательные потуги маркетологов Интел?
Надо же что-то и в своей голове иметь критического и умеющего самостоятельно анализировать информацию!!!

ВСЕМ КТО ЕЩЕ НЕ ПОНЯЛ ОТ ЧЕГО СЕЙЧАС ЗАВИСИТ УСПЕХ НОВЫХ CPU ОТ ИНТЕЛ И АМД:
ОТ РАЗРАБОТЧИКОВ ПРОГРАММНОГО ОБЕСПЕЧЕНИЯ!!!
Т.е. от программеров и их энтузиастского "пыла".

Не надо иметь 7 пядей во лбу, чтобы понять - многоядерный потенциал K8L с его 3-уровнейвой системой кэширования, с его 2 портами загрузки 128-бит данных (SSE2/3/4, FPU), с его нативной и при том весьма приличной 64-битностью (по крайней мере реализация конвейера: декодеры команд в режиме 64 и работа с префиксами х86-64, значительно удлиняющими
мн. инструкции, у инженеров AMD даже в К8-1 получились куда лучше, чем у Конроя - в К8-2 они и подавно улучшены - это видно по схеме конвейера ядра), с его улучшенными алгоритмами предсказания/кэширования, предвыборки и мощной связкой
(Controller DDR2<->L3 Cashe<->L1/L2 Cashe<->Quad Core) и всех прочих вкусностей и прелестей нативной 4-ядерной архитектуры, использующей умопомрачительную пропускную способность HyperTransport 3.0; полный пропуск 128-битной шины DDR2-800/1000, DDR3 и т.д...

Эффективность ВСЕГО ЭТОГО БУДЕТ СИЛЬНО ЗАВИСЕТЬ от того, КЛЮНУТ ли ведущие компании-разработчики ПО и просто энтузиасты на многоядерное и многопоточное программирование из под WinXP 64-bit (которая, как мне известно, даже в не
серверном варианте, без проблем масштабирует потоки по 2/4 ядрам CPU - будь то раздельный четырехядерный сервер или 1 кристалл с 4 ядрами; др. вопрос: насколько хорошо/равномерно нагружаются эти ядра операционкой).
Для этого-то AMD так напрягается: как своими усилиями, а также при поддержке Мелкософта уже года 2, как предоставляет пакет библиотек для С++/Visual С++ для 64-бит приложений в среде WinXP 64-bit.
Вот если б еще они какой-нить хороший автопланировщик (перераспределитель) потоков между ядрами разработали, то вообще б платформа K8L стала бы очень привлекательной для программеров. А так, то, что автоматом перераспределяет ядро WinXP 64 - это всё "детский сад"... Во многих "тяжелых" приложениях типа глобальных 3D-игр, использующих многоуровневые миры, содержащие много тысяч объектов (притом все графические, 3D DirectX 9.0 c использованием модели Shader 2/3; за
каждым из них могут "тянутся" десятки процедур и функций, отслеживающих состояние каждого объекта в реальном времени), нужен более гибкий менеджмент нагруженности ядер. Тем более, в новом свете использования L3 кэша, который вообще позволит забыть об "узких" местах доступа к общим (модифицируемым) страницам памяти и стека.
При такой организации (а я не сомневаюсь, что уже через 1,5-2 года мы увидим модели не только с 2Мб L3 Cashe, но и 4, а возможно и 6-8 - общая конструкция 4-ядерника ОЧ-ЧЕНЬ предрасполагает к "жирным" объемам общего L3 кэша) нужны новые подходы и к компиляторам (особенно в среде х86-64) и к самой операционке - ибо она распоряжается выделением памяти. А вот Майкрософт наврядли будет "напрягать" спины своих разрабов для столь сложной и дорогостоящей работы, как внедрение в ядро WinXP 64 такого планировщика потоков, который позволял бы запущенному приложению ПО СВОЕМУ УСМОТРЕНИЮ перераспределять "занятость" и загрузку ядер. Не говоря уже о почти полном отсутствии мониторинга со стороны запущенного ПО за % этой загрузки/эффективноти по каждому ядру
CPU.
Как всегда Мелкософт самую тяжелую работу (разработку этого самого интерактивного менеджера ядер) взваливает на плечи сторонних программеров - гадкая политика Билла Гейтса...
А без этого самого (КЛАССНО сделанного) планировщика достойно портированные игры под 2/4-ядерные CPU мы
увидим ой как не скоро! А жаль... Будущий K8L обещает быть очень интересным и мощным решением для тех программеров, что "не сидят за пазухой у своего босса..., ожидая сигнала из под палки" или всеобщего повального перехода на многоядерное программирование для х86-64.

Так что еще раз повторюсь: основные акценты расставят не потуги Интел или АМД по нативной 2/4 ядерности их кристаллов, а РЕТИВОСТЬ и коммерческая инициатива разрабов по ПО - как системному, так (и особенно) игровому!

Я лично, например, буду ждать выхода K8L хотя бы в варианте 2 ядра и 2Мб L3 кэша. И потом уже сделаю под него полный апгрейд системы (память, материнка, а заодно + лицензионная WinXP 64).
Сейчас пока что довольствуюсь Атлоном 64 3500+ (@2.610) на Сокете939. В связи с будущим CPU K8L меня особенно будет интересовать в самом ближайшем будущем разработка на нем ПО на MS Visual Studio 2005 (или 2007, если таковая появится) с применением библиотек AMD х86-64, а также работа с API DirectX 9.0с и многопоточное прог-е для 2-х и более ядер в режиме AMD64.
Из достоверных данных мне известно, что режим 2-ядерности да еще при 64 бит в Конрое не представляет особого интереса по соотношению быстродействие/эффективность ядер/цена. Тем более для программиста или энтузиаста.
Эффективность же применения 2-го(3/4-го) ядра на Конрое, особенно с задействованием внешней шины и северного моста чипсета, - это вообще убогая песня... Сиди мол, 2-е ядро и жди n-ное число циклов, пока внешний северный мост соизволит сначала записать страницу из L1<->L2 в память (а там еще стадия через внешний контроллер DDR2), затем скачать уже записанную страницу обратно из памяти в контроллер, затем ее же передать по шине 1066 в L2, оттуда ее же прочитать сначала из L2 в L1, а потом уже загрузить в конвейер процессора - только потом можно исполнять (после декодирования). Да это просто фигня какая-то! О совместной работе над многомерными объектами, используя динамическую обработку десятков событий/процедур и анализ множества общих для ядер полиморфированных, "клонированных" объектов Visual С++ в режиме реального времени можно забыть! - это будет кошмар и тормозняк!

Так что лучше уж "менее яркая"(не так сильно раскрученная), но изначально более мощная - инжерено выграненная - многоядерная архитектура AMD K8L (которая в перспективе, при достаточной оптимизации ПО по неё, может дать
просто ФЕНОМЕНАЛЬНОЕ быстродействие в консолидированном 2/4-ядерном режиме и отличное масштабирование по ядрам), чем хорошо раскручиваемый сейчас брэнд Конроя, но абсолютно бесполезный в будущем, - ОЧЕНЬ дорогой двуядерник с увесистым 4Мб кэша, не умеющий по умному работать ни с многопоточностью, ни даже с х86-64!!!
Вот такой мой суровый вердикт!

Всем всего хорошего! Меньше увлекайтесь рекламной лапшой Интела - их дяди любят зарабатывать прибыли, но не любят делится маржой с простыми сметными юзерами!

где вы нашли схему конвейера?



про кэширование/предвыборку пока нет никаких данных



не правда. SSE математика автоматом ускорится почти вдвое, а целочисленка будет целиком и полностью упираться в кэширование/предвыборку/предсказание



не факт. пока что ничего подобного нет и в помине и никто явно не обещал



счетчики и в винде, и аппаратные в процессоре



какое-то новое соотношение
и достоверновсть источников внушает серьёзные опасения



хех, до сих пор как-то жили с общей шиной



какая связь между северным мостом и кэшем?



не бывает



тоже не бывает. данные либо сразу идут в L1, либо префетчатся в L2.



декодер в 99% случаев успевает всё сделать на лету

Очень грустно смотреть на эти потуги AMD. Да и Intel вырвался вперед ненадолго. Слишком много потребляет Конрое , а K8L будет тоже есть немало. 50 Вт точно будет. Есть такая конторка Texas Instruments, которая так далеко ушла и от тех и от других, что кроме грусти другой реакции не будет. Процессоры TMS320C62...64 имеют 4...5 GIPS при TDP ~ 1.5! Вт и это при полном наборе переферии - почти вся материнская плата на кристалле. Это 3 MIPS на Вт, а процесс 0,08 мкм. Конро дает около 20 GIPS реально, а жрет 65-75 Вт, то есть проигрывает в 10 раз по удельному TDP! Может им всем обратиться к TI за опытом? Ну K8L по совокупности Конрое догонит, а что дальше? Когда весь этот древний огород под названием x86 пошлют в отстой? Проблема-то не в архитектуре, а в общем подходе:

.

Для справки. Тут кто-то говорил про себестоимость. Так вот себестоимость процессоров интел (про амд нету инфы) 10, 5 лет назад и на настоящее время составляет 40 долларов сша;). К тому же самый лучший отдел интел - это отдел маркетинга. Интел на всех делает бабло и это факт, а не стремится к чему то возвышенному(типа супер производительности, реалистичности в играх и тп)))
Кароче я думаю криптонит подействует на супермена)))))) (К(ryptonite)8L)

Мало что понял, зато узнал имя Грея

Владимир-777

где такую забористую траву берешь ?

главное, что любое "чудо" с 4-мя ядрами будет стоить баксов 800-1000....а оно нам надо ?

всего два дня назат прочитал вашу статью статья понравилась но есть несколко вопросов как к автору статьи так и участникам данного обсуждения первое на что хотелось бы прояснить один вопрос который не рассматрмвался ни в вашей статье ни подобных притом этот пункт призентации AMD в это конфиренции обсуждался подобное обсуждение я читал на конфиренции на IXBT вопрос про 4DP FLOPS/sysle почему то не кто возможно я и пропустил не интерпритировал этот теэис как возможность выполнения 4-х инструкции двойной точности ведь DP можно интерпритировать как даул поинтер незнаю как по английски пишется правильно кстати такая возможность вполне вероятна если посмотреть как AMD расширила блок FPU в отличии от INTEL которая непосретственно расширяла существующий блок точнее устройства AMD добавила второй блок к уже имеющему что хорошо водно на фотографии кристала . При этом если рассматривать рисунок №5 то по ниму получается что был добавлен ни весь блок а два конвеера FADD и FMUL кстати если по внимательней посмотреть на фото кристала то видно что один блок больше другого что тоже наводит на мысль что блок FPU был непроста кланирован но и урезан в связи с этим напрашивается два вопроса как AMD собирается дикадировать 4 инструкции при этом передать по 3-м каналам и как подать 4-и операнда в 80 бит
Ещё хотелось бы рассмотрет вопрос эффективности работы блока Исполнение целочисленных команд как извесно практически все команды попадающие в этот блок исполняются за один такт и являются одномоповые кроми команд умножения которые дикадируются в две микроинструкции и посылаются в два канала поэтому у К8 есть специальный упоковщик основная задача которого поместить инструкции умножения в первые два канал на рисунке №5 показано что конвеерный умножитель подключён только к одному ФУ и если в этот слайд AMD не закралась ошибка то полчается что и микроинструкция умножения в K8L будет одна и латентность выполнения этой инструкции может уменьшется таким образом можно с большой долей уверенности говарить что эффективная загруска блока Исполнение целочисленных команд на подавляющем большенстве кода будет равна 3-м инструкциям х86 кстати у Core 2 подобная эффективная загрузка будет возникать значительно реже чем K8L по причине другой схемы декадирования точнее другого числа микроинструкций после декадирования по этому на данном этапе развития процессоров х86 умесно рассматривать не сколько инструкций х86 было декадировано а сколько х86 инструкций в пересчёте на MOPы может запустить процессор на исполнение возможно я сумбурно изложил свою мысль по этому я приведу такое неравнство а(х86)=<b(MOP) и чем число b будет ближе к числу а тем эффективней будет работа процессоро а вот как раз с числом b в Core 2 обстоят дела намного хуже чем в K8L .
при этом хотелось бы перед дальнейшим повествованием предложить свою интерпритацию разновидности микроинструкции инструкции деляться на простые которые выходят из дерект ратча на сложные которые выходят из даул дерект патча и сверх сложные которые выходят из вектор патча при этом видно что с каждой последующей модифи процесора КПД как блока дикадирования так блоков ФУ повышается я понимаю что те изьенения которые вносит AMD плохо подаются числовым измерениям и далемко не всегда можно понять как то или другое изменение в процессоре повлеяет на производительность но давайте посмотрим на изменения которые были сделаны в K8 gj отношению к К7 и вспомним что эти изменения принесли повышение производительноти на 20-25% на сколько сейчас К8 отстаёт от Core 2 на теже 20-25% всреднем но если сравнивать сделанные изьенения в обоих процессорах то видно явное не соответствие
Нужно сказать что AMD стремится как можно больше инструкций декадировать именно на директ патче который является 3-х канальным для этого в ведена 32-х битноя выборка в статье не было указано на такое ограничение как 16/3
когда если в выбираемом блоке инструкций имелось хоть одна инструкция размер которой превышает данную дробь то декадируется только одно инструкция сложная или сверхсложная при этом понятно что теперь это ограничение будет выглядеть как 32/3 то есть если в выбранном блоке окажеться иструкция длиннее 10 бит то начинается декадирование в одноканальных декодерах с учётом того что длинна средней инструкции в коде равна 5-6 бит на хорошо заточенных под SSE SSE2 может привышать и длинна средней инструкции может быть 6-7 бит наверное становится понятно что именно под такие ситуации модернизировался процессор при этом видно что эффективное декадирование в K8L будет значительно выше чем в Core 2
И вообще эти изминения сама AMD называет как давно ожидаемые

да.... и все это на основе фотки и нескольких рисунков... и ни одного "ИМХО"... "вероятно", "может быть"... хм... может вы в конструкторском отделе АМД работали?

дружище большая часть мной затронутого вытикает из собственно самой архитектуры процессоров AMD и тех сведеней которые нам мыли предоставлины ни чего принципиально нового инжинеры AMD нам непоказали , хотя не не прав принципиально новое всё же есть это 32 битная выборка хотя в рамках процессора Athlon 64 это как раз наиболее лёгкое для рассьотрения просто потому что декодеры этого процессора по другому работать не могут. Другое нововедение это спаренный блок FPU при этом что самое интересно все кто коментировал улучшения этого блока почему то буквально зацикливались на полноскоросной работе с инструкциями SSE , SSE2 хотя с моей точке зрения как раз это и не самое интересное в этом блоке более интересно с точка зрения новезны это как этот блок будет работать с инструкциями х87 сиожет ли он ( блок FPU) скажем за один такт начать выполнение скажем 2-х инструкций сложения и одной умножени или в каком то другом сочетании , а может и того хлеще сможет запускать на выполнение до 4-х инструкций х87 вот это действительно интересно . И вообще все коментарии относительно нового процессора AMD как то выглядят странно в ключе типа процессор вроде не плохой но он всеравно проиграет этому монстру от INTEL хотя только тот факт что нового процессора AMD тупо будет больше ядер на кристали это не отметил ни кто тут же я слышу возгласы что у INTEL 4-х ядерный процессор появится даже раньше чем у AMD согласен но приглядитесь к этому извращению какое нас ждёт это будет на тему двухядерного Р4 по другому сказа INTEL нам предложит либо скоросной двухядерник либо тормозной четырёхядерник и ни как по другому