Товарищ, а вы откуда?

Вы процы или чего-ниубдь делаете?
Чем занимаетесь, что столько знаете про такие фишки?

Если столько знаете то почему бы не сделать,
или не предложить ваши идеи АМД?

Вдруг вам дадут миллион?

Я не издеваюсь,
Просто интересно.

Качественно написанная статья. Понятно, что информация получена из других источник (подчас разрозненных), но объединить всё это в единую статью, систематизировать и приподнести, это большая работа.
Молодец автор, удачи ему.

А где тут высший балл статьям ставят?

Нашёл несколько ошибок но не буду статистику критики портить...
Искренне желаю автору победы (даже больше, чем себе).

пришлось наступить себе на горло. :(

Вопросы?

пожалуйста, не надо впадать в крайности "все классно" и "отстой" -
я такой-же чайник ... :)

Serj

Нет вопросов, все супер!

Хотя есть один:

в AMD, как и в Intel/VIA/ & etc не работаю.

Я простой разработчик аппаратуры.

Информации действительно мало и очень разрознена.
Впрочем, сие об'яснимо - AMD "почему-то" всячески замалчивает
все, что касается К7-К8. Может дело в том, что в этих процессорах
больше DEC'а, чем .... ?

serj_ У DEC совершенно другая внутренняя архитектура... Он же RISC... Как минимум в нем FPU не должно быть... Хотя идей оттуда взято, скорее всего, немало...

Это 'такой-же' суперскалярный процессор(21264), как и x86 сородичи.
В 21264 есть тот-же блок рассыпания RISC-компонентов и 'хаотичного'
исполнения, что и в современных x86 процессорах.
Причем, сами инструкции рассыпаются значительно эффективнее,
чем в x86. AMD даже пришлось увеличить конвейеров с 2х до 3х
из-за неэффективности конвертирования x86->risc.



В К7, как и в 'оригинале' ровно два блока FPU. Наверно, случайно?

serj_
Суперскалярность не исключает RISC адхитектуры... PowerPC тоже суперскалярный... Т.к. имеет 3 конвейера...
А NexGen, насколько я помню, тоже RISC... И в нем x86 инструкции переделывались в некоторый набор RISC инструкций... Что-то такое я читал... RISC архитектура в свое время позволяла сильно задирать частоты... CISC (x86) подобным не располагала...

Разве я сказал обратное? виноват.



Sorry, нет путаницы RISC и risc-подобных микроинструкций?



Если сильно утрировать (вижу полет тухлых помидоров) - последним
CISC процессором был Pentium#1/K5/Cyrix6x86

Скорее всего, все что после Pentium - суперскалярное в той или иной мере...

Скорее RISC-подобные микроинструкции... Т.к. принадлежность процессора к RISC - наличие у него определенного набора команд... А у NexGen - набор команд x86... А внутри на одну x86 команду он делает несколько RISC команд...

Черт его знает... И тут доктор Шац сказал: "Ой как все запущено..."

serj_
Вы не могли заглянуть сюда(http://forums.overclockers.ru/viewtopic ... 03&start=0)
или сюда(http://forum.ixbt.com/0008/016727.html)?
Может быть вы смогли бы помочь.

serj_ Не отстой, но и не рулез Впечатление, что статья писалась впопыхах: vного картинок и очень мало анализа; много разнобойной информации, в которой как минимум не всё ясно, а как максимум она не верна. Например про кэши всё очень запущенно. Откуда были взяты цифры?

Ну и про последний CISC - K5 уже был RISC-based

и да и нет.
Главная проблема - обрезание получаемой информации под тему статьи.
рЭзать приходилось по-черному, что-то не смог. От начала до текущего
состояния потратил почти месяц - sorry, об'ем большой, а мозгов мало.
Впрочем .... насчет "впопыхах" не могу не согласиться.



также верно, мои соображения:
- ценна наглядность - характеристики настолько разительно
отличаются _наглядно_, что как-то рука не поднялась говорить очевидное.
- об'ем писанины и так большой, вряд-ли кто-нибудь просто дочитал ее до конца (и не заснул).
- это был 'юмор', а если серьезно - я могу говорить только то, что знаю.
У меня нет конкретной информации по концепции построения контроллеров
памяти у разных производителей.
Я сделал прогу, показывающую 'эффект' визуально (уточнение: как обычно, аналогов нет). Прога - это все, что я могу сделать _об'ективно_.






О каких цифрах речь?

Возможно(постараюсь), в чем конкретно вопрос? Там обсуждается с десяток разных вопросов.

Кстати, здесь можно почитать про К8, достаточно интересные статьи, люди тоже славно поработали ;О)
http://www.amdnow.ru/reviews/

особо рекомендую
http://www.amdnow.ru/reviews/hammer

serj_

Я прочитал до конца. Потому и критикую Про кэши - откуда цифры тактов? Не знаю как у Alpha, но у Athlon L1 кэш имеет латентность 3 с самой первой версии ядра. У K6-2/III было 2 такта.

Может несколько иначе - многократно засыпал, но вовремя проснулся?

(sorry, если задел)



Цифры по L1 для DEC 21264 взяты из соответствующих документов,
(причем, для EV67 и EV68 эти числа разные), для L1 K7 - 'домыслы' на фактах.

Практика (for example): реально измеренные данные под K7-1.8GHz
производительность L1 = 28GB/sec (моя прога показывает несколько меньшие числа)
При ширине шины L1 в 128 байт получается: 128/8*1.8=28.8GB

Если речь о L2 cache latency, то считается аналогично.

p.s.
Для первых К7 L1 latency был далеко не 1. Впрочем, я, кажется, это сказал в статье.

serj_

Сколько байт шина?



Вообще таким образом латентность не узнаешь - предикторы, мать их... Латентность меряется через pointer-chasing.



Она была и остаётся 3.