✔️ Увеличенное число ядер по сравнению с Alder Lake-S (теперь до 16 Е-ядер), число Р-ядер остается прежним ✔️ Новые чипсеты - Z790, H770, B760 (новых чипсетов более не ожидается, но производители обновят свои линейки на текущих хабах) ✔️ Повышенные частоты новых процессоров - вплоть до 5.8 ГГц в качестве турбобуста на 1 ядро
UPD от 17.10.2023 (вышли Raptor Lake-S Refresh)
✔️ Число ядер в процессорах не увеличилось, исключение - семейство i7-14700, в них активировали 3-ий кластер с Е-ядрами, теперь ядерная формула идет как 8Р+12Е ✔️ Повышенные частоты новых процессоров - вплоть до 6.0 ГГц в качестве турбобуста на 2 ядра (i9-14900K фактически становится аналогом i9-13900KS)
♻️ Processor Cores (P+E) В новых процессорах сохраняется гибридная архитектура ядер. P - ядра, Perfomance - производительность, т.е. высокопроизводительные (Raptor Cove) и E - ядра, Efficiency - эффективность, т.е. энергоэффективные (Gracemont) Высокопроизводительные ядра в свою очередь имеют технологию Hyper Threading (в скобках указано количество потоков) Процессоры серии i9 имеют 8 P-ядер и 16 E-ядер (8P+16E), т.е. производительных и эффективных соответственно. В общей сложности 24 ядра (32) Процессоры серии i7 (семейство i7-14700) имеют 8 Р-ядер и 12 Е-ядер (8Р+12Е). В общей сложности 20 ядер (28) Процессоры серии i7 (семейство i7-13700) имеют 8 P-ядер и 8 E-ядер (8P+8E). В общей сложности 16 ядер (24) Процессоры серии i5 (i5-14600K(KF)/13600K(KF)/14600/14500/13600/13500) имеют 6 P-ядер и 8 E-ядер (6P+8E). В общей сложности 14 ядер (20) Процессоры серии i5 (только i5-14400(F)/13400(F)) имеют 6 Р-ядер и 4 Е-ядра (6Р+4Е). В общей сложности 10 ядер (16) => аналог i5-12600K, но с заблокированным множителем и сниженными частотами.
Однако есть нюанс - действительно новыми могут считаться только процессоры i5-13600K/KF и старше, все остальные фактически используют разные версии отбраковок на основе кристаллов i9-12900.
Принадлежность линеек к архитектуре: Все i9 13/14 Gen - Raptor Lake Все i7 13/14 Gen - Raptor Lake i5-13600K(KF)/14600K(KF)/14600 - Raptor Lake i5-13400(F)/14400(F)/13500/13600/14500 - Alder Lake i3-13100(F)/14100(F) - Alder Lake
♻️ PL1=PL2 Изменения, присущие Alder Lake, сохраняются и для новых процессоров - теперь они могут постоянно работать на максимальном уровне потребления, который еще и был несколько повышен относительно предшественников, если позволяет СО и материнская плата. Период Tau для PL2 уже не предусмотрен. i9-14900K(KF)/13900K(KF) и i7-14700K(KF)/13700K(KF) - 125-253W i9-14900(F)13900(F) и i7-14700(F)/13700(F) - 65-219W i5-14600K(KF)/13600K(KF) - 125-181W i5-14600/14500/13600/13500 - 65-154W i5-14400(F)/13400(F) - 65-148W i3-14100(F) - 60-110W i3-13100(F) - 60-89W UPD от 17.10.2023 - лимиты по потреблению в процессорах Raptor Lake-S Refresh по большей части остались прежними, в той же зависимости от класса процессоров.
♻️ Про кэш уровень Если L2-кэш у Alder Lake был равен 1.25 Мбайт, то у Raptor Lake/Raptor Lake Refresh он был повышен до 2 Мбайт на одно Р-ядро. На один кластер с Е-ядрами приходится теперь по 4 Мбайт кэша L2 (удвоение по сравнению с предшественниками). Увеличился и L3-кэш. Теперь он составляет: 36 МБ для процессоров i9 33 МБ для процессоров i7 (для семейства i7-14700) 30 МБ для процессоров i7 (для семейства i7-13700) 24 МБ для процессоров i5-14600K(KF)/14600/14500/13600K(KF)/13600/13500 20 МБ для процессоров i5-14400(F)/13400(F) 12 МБ для процессоров i3-14100(F)/13100(F)
♻️ Техническая информация о процессорах семейства Часть 1 Часть 2
Степени удачности процессоров в зависимости от вендора материнской платы
Корреляция между ASUS SP и MSI CPU Force P-Core SP124 = Force 109 P-Core SP123 = Force 112 P-Core SP122 = Force 115 P-Core SP121 = Force 118 P-Core SP120 = Force 121 P-Core SP119 = Force 124 P-Core SP118 = Force 127 P-Core SP117 = Force 130 P-Core SP116 = Force 133 P-Core SP115 = Force 136 P-Core SP114 = Force 139 P-Core SP113 = Force 142 P-Core SP112 = Force 145 P-Core SP111 = Force 148 P-Core SP110 = Force 151 P-Core SP109 = Force 154
Какой процессор лучше всего взять, чтобы были максимально удачные P-ядра
Advanced member
Статус: В сети Регистрация: 29.03.2017
CHiCHo писал(а):
это СА.
Без встройки и эстремального разгона там космический запас. Пробовал тут в асроке накинуть экстра турбо оффсет. Он не заработал. VID и датчик начинают рисовать что типа ~0.86. Windows молча загрузилась, стресс-тесты я правда не гонял. Зато выяснил, что до полной нестабильности по SA там ооочень много.
Member
Статус: Не в сети Регистрация: 13.05.2020 Откуда: Мытищи
Victor91rus писал(а):
а как возникла зона риска, если:
Система выберет "более" конечно. Писал уставший, подразумевал "менее опасный". ИИ тут ни причем. Я давно пишу технические тексты, поэтому наши стили очень похожи, видимо.
CHiCHo писал(а):
я пока расшифровал как Е+Л2 питаются от фивра на Л2 вольтаже
Вынужден признать, что P-ядра и Ring, а также E-ядра все таки питаются от VccIA (оно же VccCore, линия от VRM). Потому что у CPU_AUX (VccIN_AUX) слишком маленький максимальный ток для этого - всего 36 А...
По идее Intel, E-ядра должны были питаться от DLVR (Digital Linear Voltage Regulator), но он на 14gen отключен (в режиме bypassed). Я по ошибке подумал, что эту роль на себя взял FIVR (неправильно интерпретировал картинку от skatterbencher), но нет... Но по их картинке, L2 должно питаться от FIVR, который, в свою очередь, питается от CPU_AUX:
E-cores L2
Вложение:
E-cores L2.png [ 119.01 КБ | Просмотров: 809 ]
Откуда вопрос: Как L2 (4 МБ на один Е-кластер, состоящий из 4-х E-ядер) может независимо от E-ядер питаться от FIVR, если это один неделимый кластер? Именно это и поставило меня в тупик.
CHiCHo писал(а):
А вот VCC aux-FIVR-L2(только кэш)/SA - вот это уже вполне правдопободно.
Вот как такое возможно (в части "только кэш")?
CHiCHo писал(а):
СА и Л2 питаются от фивра, который сидит на ауксе. Собсно, все.
Да
HertZ писал(а):
Короче ИИ какие-то не в тему аналогии придумывает у тебя.
Да е-мае. Не пользовался я ИИ. Как работает импульсный БП и ШИМ я примерно понимаю. Но что ты пытался сказать - все равно не понял. VRM это нелинейная система с обратной связью, которая постоянно подстраивается, чтобы оставаться стабильным и не зависеть от напряжения на входе... в разумных пределах. Вот я и продолжаю утверждать, что ради удешевления и упрощения, и VRM и FIVR сделаны не совсем совершенными, скажем так. И теория "о независимости" не работает в полной мере. ИМХО.
Victor91rus писал(а):
на чем основан этот вывод?
На логике. Если бы FIVR справлялся со своей задачей, гибкости было бы гораздо больше. E-ядра должны были питаться от DLVR с LDO, но "мы пошли другим путем"... Почему домены напряжения называют rails (рельсы)? Потому что к "рельсам" подключены десятки блоков. 0,01 В слишком мало, чтобы вообще на что-то повлиять. Разве что на PHY (CPU 1.05 В) это еще как-то влияет, и все! ИМХО.
Victor91rus писал(а):
Я не увидел ни одного признака, что что-то дополнительно регулирует напряжение.
Это что-то называется блоком PCU (Power Control Unit), он физически находится в области Uncore, являясь частью System Agent. С внешним миром общается через PECI (Platform Environment Control Interface). С VRM общается через SVID (Serial Voltage ID). Именно в PCU зашиты алгоритмы Thermal Velocity Boost и Adaptive Boost Technology.
Advanced member
Статус: В сети Регистрация: 29.03.2017
Проверить, что на самом деле происходит с L2 оффсетом можно относительно просто. 1. Ставим заведомо работающие 1.2v 5ГГц. Замеряем потребление Ваттметром. Можно ещё сравнить температуры. 2. Накидываем оффсет до +0.05 на ядра. Замеряем. 3. Теперь накидываем только L2 оффсет. Замеряем. Если результат 2=3, то l2 оффсет = просто накидывает на всё. Пока не хочу заморачиваться этим.
Member
Статус: Не в сети Регистрация: 24.03.2006 Откуда: Moscow Фото: 263
Bigsun писал(а):
Вот как такое возможно (в части "только кэш")?
Ну, как-то архитектурно.) В смысле, расположение компонентов на чипе. Учитывая схему чипа, где в центре ринг+л3, питание от вкоре вполне логично, а вот где физически лежит Л2 ешек - на схемах найти не могу, и сложности с питанием возникают еще и оттого, что ешки расположены физически на чипе на противоположном конце от анкора, который запитан от аукс/фивр. Наверное, по подложке линии идут, сложно сказать, а сам Л2 находится по наружной части каждого кластера Е. тогда хоть как-то в логику укладывается. Кстати, а где сам фивр валяется?
Bigsun писал(а):
Для разгона памяти, например, - важно.
это упомянул, да. Но потребности относительно низки.
Member
Статус: В сети Регистрация: 17.01.2025 Фото: 53
Agiliter L2 офсет вообще не влияет на Vcore, он влияет только на отдельное напряжение, которое на схемках есть со стрелочкам, а что оно делает, никто не знает
HertZ писал(а):
электросеть всё же источник стабилизированный и напряжение быстро до номинального поднимет, подключив дополнительные мощности.
Генерацией манипулировать - это последнее дело) У них другие способы есть. И вообще их больше частота волнует, если на глобальном уровне.
_________________ 14900KS, 5090 LIQ SUP, Z790 APEX ENCORE
Advanced member
Статус: Не в сети Регистрация: 27.02.2007 Откуда: Москва Фото: 103
Paratrooper, так ей не манипулируют, она уже есть и работает. Просто переключают туда, где больше жор. А поскольку токи огромные, то переключение делают довольно медленно, чтобы не было пиков от самоиндукции в стратосферу.
Member
Статус: В сети Регистрация: 17.01.2025 Фото: 53
HertZ Страшные вещи ты пишешь) Это если ЧП или реально надо всю систему пересмотреть. А так-то там статистически всё посчитано, чтоб какие-то переключения с блуждающей дугой не делать, потому что кто-то прайм95 включил. Короче, там реально попроще есть способы, когда в разумных рамках надо. Трансы с регуляцией коэфа, например. Впрочем, это уже слишком оффтоп.
_________________ 14900KS, 5090 LIQ SUP, Z790 APEX ENCORE
Member
Статус: Не в сети Регистрация: 26.03.2021 Откуда: Омск Фото: 46
В тестмем5 скорость работы SSE в среднем 200 сек/Гб +75/-100 сек. Бенч аиды64 - memory - проходит за несколько минут. Проверка "Copy" по времени занимает примерно как три полных теста (memory +L1/L2/L3) на i9-10900k. Это пук или фича кукуруза-лейка?
Advanced member
Статус: В сети Регистрация: 29.03.2017
Maks_Gailish Я не очень понял что вы написали. 1. Тесты памяти зависят от ОБЪЁМА и производительности памяти, производительности цп. 2. Кучей ядер ещё нужно правильно распорядиться. Что является проблемой для... вообще всех этапов. Например. Если в TM5 задать "Cores=14" на 14600 и повесить выполняться только на физические ядра (HT аппаратно включён), то он завершается быстрее. Причём если тест длинный то можно ещё и заметить как он завершается с разной скоростью. Сначала будет нагрузка по всем ядрам, а потом P-Ядра будут ждать E-Ядра.
Если ОС\программа неправильно раскидывает нагрузку, то проблем станет ещё больше. Если вы в этом ничерта не понимаете, то стащите план питания из ParkControl. Сама программа не нужна, просто их план питания.
Member
Статус: Не в сети Регистрация: 26.03.2021 Откуда: Омск Фото: 46
Agiliter писал(а):
Maks_Gailish Я не очень понял что вы написали. 1. Тесты памяти зависят от ОБЪЁМА и производительности памяти, производительности цп. 2. Кучей ядер ещё нужно правильно распорядиться. Что является проблемой для... вообще всех этапов. Например. Если в TM5 задать "Cores=14" на 14600 и повесить выполняться только на физические ядра (HT аппаратно включён), то он завершается быстрее. Причём если тест длинный то можно ещё и заметить как он завершается с разной скоростью. Сначала будет нагрузка по всем ядрам, а потом P-Ядра будут ждать E-Ядра.
Если ОС\программа неправильно раскидывает нагрузку, то проблем станет ещё больше. Если вы в этом ничерта не понимаете, то стащите план питания из ParkControl. Сама программа не нужна, просто их план питания
.
Я не знаю почему memory test в аида64 длится невероятно долго с i9-14900k. На 10900k всё проходились за минуту. Теперь только write занимает около полутора минут, copy test в два раза дольше чем write. Ни объём памяти, ни количество модулей, ни сами модули не менялись с прошлой платформы. Вот и бегаю, гадаю - проблема в пробке или проблема в бутылке? (это фича 14900K, фича аиды64 при работе с 14900K или вообще какой-то дефект у меня на уровне проца? Даже в стоке с jedec ничего по времени не меняется) По sse в тестмем5 это уже глаз намётан просто, на десятом интел обработка занимала в среднем 35-50 сек/Гб, сейчас это всё увеличено в 4-5 раз, хотя время прохождения теста сократилось в двое (universal2 с 1:52 до 1:02)
Member
Статус: Не в сети Регистрация: 13.05.2020 Откуда: Мытищи
Ну не прям у всех. У меня не так. Посмею предположить, что для DDR5 сама память занимается коррекцией битовых ошибок. А вот с DDR4 этим занимается ЦП. И чем больше скрытых ошибок, тем дольше тест. Я уже говорил товарищу, что на Universal 2@LMhz он все ошибки не выловит, но он не поверил и слушать ничего не хочет.
Member
Статус: Не в сети Регистрация: 26.03.2021 Откуда: Омск Фото: 46
CHiCHo, благодарю.
Bigsun писал(а):
Ну не прям у всех. У меня не так. Посмею предположить, что для DDR5 сама память занимается коррекцией битовых ошибок. А вот с DDR4 этим занимается ЦП. И чем больше скрытых ошибок, тем дольше тест. Я уже говорил товарищу, что на Universal 2@LMhz он все ошибки не выловит, но он не поверил и слушать ничего не хочет.
текст на экране я читаю, а не слушаю, и тебе следует читать [внимательнее], а не кусками, иначе не упустил бы из виду последнее предложение в первом абзаце.
Частоты в 5.7 ГГц, и видимо они держатся постоянно, хотя все равно многовато будет. У меня на 13900К при 5.4 ГГц там болтается в районе 100-110 ватт, разрешение 1440р.
Сейчас этот форум просматривают: Paratrooper и гости: 18
Вы не можете начинать темы Вы не можете отвечать на сообщения Вы не можете редактировать свои сообщения Вы не можете удалять свои сообщения Вы не можете добавлять вложения