В теме в полной мере действуют >>> ПРАВИЛА КОНФЕРЕНЦИИ

Смежные темы, где можно задать или обсудить свои вопросы, не касающиеся или косвенно касающиеся процессоров Raptor Lake-S

1. Температура процессоров Intel (FAQ - стр.1)
2. FAQ: Какой процессор будет оптимальным для моих задач? (часть 2)
3. Методика тестирования и определение стабильности при разгоне процессоров Intel
4. Производительность системы в гигафлопсах? (Linpack / IBT / LinX / etc.)
5. Всё о скальпировании процессоров...
6. Выбор материнской платы LGA1700
7. Выбор воздушного кулера для процессора - скорая помощь новичкам и бывалым + FAQ (часть 2)
8. СЖО. Выбор необслуживаемых систем (AIO)
9. Выбор оперативной памяти DDR-4
10. Статистика разгона памяти DDR-4 на платформах Intel
11. Статистика разгона памяти DDR-5 на платформах Intel

✔️ Увеличенное число ядер по сравнению с Alder Lake-S (теперь до 16 Е-ядер), число Р-ядер остается прежним
✔️ Новые чипсеты - Z790, H770, B760 (новых чипсетов более не ожидается, но производители обновят свои линейки на текущих хабах)
✔️ Повышенные частоты новых процессоров - вплоть до 5.8 ГГц в качестве турбобуста на 1 ядро


✔️ Число ядер в процессорах не увеличилось, исключение - семейство i7-14700, в них активировали 3-ий кластер с Е-ядрами, теперь ядерная формула идет как 8Р+12Е
✔️ Повышенные частоты новых процессоров - вплоть до 6.0 ГГц в качестве турбобуста на 2 ядра (i9-14900K фактически становится аналогом i9-13900KS)

а SVID это разве не протокол общения матери с процессором? По нему она не может передавать чтоли?

Чего вы тут выясняете не понятно ...

а LLC4,5 пробовали?

Множитель на понижение не заблокирован насколько мне известно.

Конкретные цифры есть? А то стоковая как раз раза в 1,5 выше, чем у нас разогнанная.

Добавлено спустя 3 минуты 35 секунд:

Число входов-выходов на ринг останется тем же и нагрузка на него будет примерно та же. )

Это не про память.

Хрен там. ) Под ринг нужно соответственно напряжение повышать. Для частоты 5+ это уже 1,3в+ и далее немалыми шагами для каждых +100МГц.
А алкоре в тяжелых тестах у тебя это минимальное напряжение P+E+R снижаться не должно для стабильности.
А значит - лови перегрев ядер, т.к. посмотри, с каким охладом и на каких напряжениях большинство сидит дейли.

Добавлено спустя 4 минуты 44 секунды:

А про что, по твоему? Все latency, когда речь идёт про цп - это исключительно про интерфейсные скорости доступа в кэши и к памяти.

Alex TOPMAN
На AL кольцо не гонится особо с включёнными E-Ядрами. 40-42 и всё.

Тут всё не так просто. Да, Е ядра общаются с рингом на уполовиненной частоте (это давно известная официальная инфа) относительно частоты общения с рингом Р ядер.
Сами Е ядра примерно в половину менее производительны и в 4 раза энергоэфективнее (каждое), чем Р ядро. Но, их в 4 раза больше и темп обращений к рингу, при загрузке ядер условно одинаковыми потоками (например, 7z) у кластера Е ядер в 2 раза выше, чем у одного Р ядра, которое занимает примерно такую же площадь на чипе, как 4хЕ кластер. И тут всё упирается в то, как будет успевать отрабатывать КП все запросы к памяти (т.е. прямое влияние от его перегруженности или недогруженности).


Я не про AL, а про серии 13+. )

Контекст просто потерялся. stockclock когда писал, скорее всего всё сравнивал со своим AL.

да декоративная крышка на блоке.беспонтовая пластмаска
щас как бабушка отшептала и 57 бежит и вкоре упал

Это как?

Да, DC LL это "поправка", которая влияет не на сам VID, а на его расчет: ЦП запрашивает более высокий VID, если рассчитывает, что Vdroop будет высоким (из-за завышенного DC LL); ЦП занижает VID, если рассчитывает, что Vdroop будет низким (из-за низкого DC LL);
Но вот в части "совпало с Vcore"... зачем? Vcore это эффективное полученное напряжение, то, что реально пришло. На него влияет масса чего, но совпадать оно ни с чем не обязано. ИМХО!

Нет, АС снижает лишь запрос на напряжение, а каким получится реальное Vcore - зависит от массы факторов. ИМХО!

Нет, просто потому, что мы так выставили, или так считает МП (это ожидание, но не реальность). Не более того. VID = Vcore "всегда" только при нулевом импедансе ЦП и нулевом Vdroop. ИМХО! Ну, либо правильно подобранных AC/DC/LLC конечно же.

Vdrop - разница между выставленным Vcore в UEFI, и реальным напряжением на ЦП, при очень малой нагрузке или в режиме бездействия (Idle);
VDroop - просадка напряжения между поддерживаемым материнской платой Vcore и реальным (эффективным) напряжением, которое достигает ядро при появлении нагрузки;
Короче, Vdrop превращается в VDroop, когда есть нагрузка (если я правильно понял, не ручаюсь).
"ВРМ более эффективен, чем есть на самом деле" - т.е. падение напряжения, подаваемого VRM при нагрузке невелико (иными словами линии питания имеют низкий импеданс).
AC LL по сути имитирует "отрицательный" Vdroop для ЦП, заставляя VRM подавать больше напряжения заранее, чтобы компенсировать грядущую просадку. Немного не так как ты сказал. AC LL - это "сколько добавить к запросу у VRM"
VDroop - механизм, предотвращающий перерегулирование и недорегулирование при динамическом изменении нагрузки. Идея заключается в том, чтобы модуль VRM в целом подавлял любые скачки и колебания напряжения, вызванные нагрузкой.

Рекомендация AC = DC актуальна только в одном случае - когда они равны реальному физическому сопротивлению (импедансу) МП, т.е. AC = DC = LLC. Что означает, что прогнозируемая "добавка" (AC) идеально совпадает с прогнозируемой "потерей" (DC).
Тогда ЦП вычитает из своих расчетов ровно столько, сколько реально потерялось мОм. VID становится равен Vcore.
ЦП не знает, какой реальный уровень имgеданса (в мОм) линий питания МП. Мы его выставляем, и ШИМ-контроллер меняет алгоритм. Т.е. LLC (физика) физически стабилизирует напряжение. AC (прогноз) и DC (отчет) - всего лишь математические поправки.
Если под нагрузкой VID выше, чем Vcore, это и есть признак того, что мы успешно "обманули" процессор и заставили его работать на более низком реальном напряжении, чем он сам того ожидает. Это и есть Undervolt.. ИМХО!

Да. DC LL - это про Vdrop; LLC - это про Vdroop; Но я говорил про влияние на Vcore.

и если идет на минимальном ас1 только потом лезем в оффсет
а у энтих личностей и ас 20 и оффсет -150 ну полная хрень и непонимание происходящего

ну я бы понял, если бы ллц=ас=дц=20, тогда да... Офсет только ради полного совпадения вид везде.

Контроллер памяти тот же, архитектура та же, частоты памяти те же. Всё что можно точно предсказать - это то что будут ниже межъядерные задержки и выше стабильность. Больше ничего не изменится. То есть в теории при равных частотах памяти и ядер можно получить примерно такой же средний фпс и лучшие 1% и 0.1%. Ну и в играх где E-ядра снижают фпс будет прирост.
В целом интересный вариант, пока интел предлагает 8-p ядер уже 6 поколений подряд включая будущий Nova lake(1 чиплетный игровой проц).

SVID (Serial Voltage Identification) передает Target Voltage (Целевое напряжение), Status/Telemetry (Телеметрия), Alerts (Предупреждения).
ЦП работает на опережение, поэтому AC LL рассчитывается заранее. И ЦП ничего не знает о сопротивлении линии питания VRM. Поэтому, SVID и "убогая".

Да, ничего не добился на них

Зато другой техпроцесс -) Если вы о Bartlett Lake-S

Вот если бы ты четко (и ровно) обосновал нам всем, цены бы тебе не было. А так... "лишние качели".

Я не сравнивал, я пример приводил на своём Алдере. Но и на Рапторе должен быть тот же эффект. Желающие могут протестировать сами

Перед тестом отключают HT. А дальше тестишь 8p+16e vs 8p.
Тот же "Intel 7"(он же допиленный 10nm)

чуть нетак оффсет если на ас1 а проц может ниже по вкоре..и опять же если я настраиваю на ллц с мин просадкой(гига_экстрим) иду в оффсет и именно на адаптиве.и dc в последнюю очередь и dc от ллц