В теме в полной мере действуют >>> ПРАВИЛА КОНФЕРЕНЦИИ

Смежные темы, где можно задать или обсудить свои вопросы, не касающиеся или косвенно касающиеся процессоров Arrow Lake-S

1. Температура процессоров Intel (FAQ - стр.1)
2. FAQ: Какой процессор будет оптимальным для моих задач? (часть 2)
3. Методика тестирования и определение стабильности при разгоне процессоров Intel
4. Производительность системы в гигафлопсах? (Linpack / IBT / LinX / etc.)
5. Всё о скальпировании процессоров...
6. Выбор воздушного кулера для процессора - скорая помощь новичкам и бывалым + FAQ (часть 2)
7. СЖО. Выбор необслуживаемых систем (AIO)
8. Статистика разгона памяти DDR-5 на платформах Intel

✔️ Новый сокет LGA 1851 (совместимость с охлаждением под LGA 1700 сохраняется, однако центр точки нагрева у новых процессоров несколько смещен, в связи с чем производители систем охлаждения готовят адаптированные под новый сокет крепления). Разница незначительна, но может быть полезным при чрезмерном нагреве.
✔️ Процессоры сохранят гибридный набор ядер (Р+Е)
✔️ Впервые со времен LGA 775 у процессоров не будет HT (Hyper Threading)
✔️ Увеличенное число линий PCI-E 5.0 для процессора (теперь их 20 - на 4 больше, чем у предшественников)
✔️ Процессоры этой серии будут совместимы только с памятью стандарта DDR5
✔️ Новое графическое ядро Xe
✔️ Новые чипсеты - Z890/H870/B860/H810










Гайды для настройки процессоров Arrow Lake:
https://skatterbencher.com/
Overclock.net

Раздел будет дополняться по мере поступления новой информации

Hermes_Conrad, если для P-ядер сделать отдельное питание, то можно их гонять на огромных частотах, а Е-ядрам поставить что-то типа 1.8 GHz и смешное напряжение. Так что можно получить, гипотетически, и то и то одновременно.

Кстати, LP-E ядра отдельно и питаются уже сейчас. Они на одной плитке с I/O сидят и им основное питание вообще до лампочки. Вероятнее всего, в этих новых сумрачных изделиях будет так же. Это так же может дать интересный побочный эффект в виде низкой латентности памяти для потоков, работающих на этих ядрах. Что приведет к рисованию хрени всякими бенчмарками, вроде аиды.

Новый LGA 1954 socket который выйдет в 2026 году.
Теперь у интел в планах сокет менять каждые 2 года вместо 3х?

Там LGA 1854 сокет будет. Всего 3 пина не хватило бедолагам для новых процессоров. Ужас просто. Придется опять всем новые платы покупать. Они честно не специально Просьба понять и простить.
Это к мнению о том что "интел все поняли" и теперь то точно все будет по другому.

Ничего скоро дойдут до 2030 сокета и будут в честь года выпуска увеличивать число контактов. Очень удобно, сразу можно определить год выпуска.

Agiliter если будет мощным и в 720р обходить тридешники будут покупать, никуда не денутся Будь он допиленным процом, я думаю никто бы не отказался от 52 ядер за 600$, но будет ли 600$ за топ, что-то сомневаюсь, если 1К$ за топ будут просить, он должен быть везде сильнее и с четырёхканальным контроллером памяти, чтобы все вопросы отпали

Ок, просто никогда проблем не было с xmp профилями, 2 мес работало ,все было норм, потом вот так.

https://www.guru3d.com/story/nova-lakes-cpu-series-core-ultra-9-52core-flagship-with-150w-tdp/ тут инфа что под новый сокет выйдут

Если все в стоке , то все норм запускается, убрал xmp ,просто выбрал профиль памяти 8266 для проверки , все также норм сейчас , запускается без этой ошибки.

Ключевое - 10 лет назад. Тогда intel могли прикидывать как сделать чтоб и сейчас побольше заработать, и потом чтоб было что улучшать потихоньку. Сейчас же у них большие проблемы с репутацией, не лучшее время для сомнительных решений. И кстати с теми самыми хорошо распараллеливаемыми задачами еще лучше справляются ГП nvidia (может не прям со всеми, но с большинством)!

Ну наверно так можно, в принципе определить частоту, выше который производительность растет нелинейно (в худшую сторону) - не проблема, и кстати если они еще какую-нибудь утилиту сделают, которая будет не просто парковать часть ядер (насколько знаю даже в 11 винде с этим не все гладко), а конкретно их отрубать чтоб не мешались там где не надо, тогда вообще проблем не будет.

Ну 52 ядра в 300 чтоб уложить это прям не знаю какая частота получиться, ну т.е. чтоб сильно низкая не была, надо прям нехило над архитектурой поработать. Но опять же intel сейчас в полной Ж, им надо сейчас что-то попроще и еще желательно подешевле, ведь с последним поколением техпроцесс уменьшился а кристалл то почему-то меньше не стал. А большой кристалл = большая цена, напомню:

Конечно

на 20% обойдет 9800 то можно и подумать

куда столько ядер для домашнего Пк ...

Все слухи сомнительны. АМД хватает 8 ядер чтобы быть игровым топом. Даже если 12 ядерник будет сильно дороже - это слишком жирный подарок для АМ5. Такое для переманивания на АМ6 надо делать. Аналогично и с Интел. Скачёк с 24 ядер сразу на 52 какой-то неадекватный. Лучше больше P ядер сделать чтобы от АМД не отставать. Сейчас и у АМД и у Интел по 8 p ядер в игровых камнях. Если АМД перейдёт на 12, то и Интел надо будет перейти. Сделать один чиплет с 12 P ядрами под игры, с низкой латентностью, а второй чиплет с 24 Е ядрами для бенчей. Вот это идеальный вариант был бы. По аналогии с АМД можно игровой режим врубать где только P ядерный чиплет будет активным. 36 ядер за глаза будет. К тому же можно будет легко делать чисто P ядерные камни. Просто не ставить второй Е ядерный чиплет.


Интел не может донести до публики что он наращивает кеш, просто это не L3 кеш.
9950x3d vs 285k
L1 1.2Mb vs 2.4Mb
L2 16Mb vs 40Mb
L3 128Mb vs 36Mb
Кеши L2 более быстрые(и горячие) и важнее даже чем L3. Но похоже архитектура Интел не позволяет легко наращивать L3, но позволяет наращивать L2. Кеши работают не так как ОЗУ, их нельзя просто так добавить сколько хочешь - это требует внесения изменений в архитектуру.

Классика же, для Интел не впервой.

Примерно как 9900К со своим TDP в 95 ватт и 4.7 ГГц на все ядра, но с нюансом, как говорится.

При этом имея не очень удачный пример конкурирующих процессоров перед глазами. Мазохисты, не иначе.

Хотя этот фактор можно объяснить тем, что Интел изначально планировал выпускать ядерный кристалл своими силами, а по итогу и его пришлось отдать на аутсорс, как и все остальные блоки, и менять конечный дизайн было уже поздно.

Это сравнение не корректное. L1 и L2 это кэш привязанный к ядру. Их нельзя суммировать.

Добавлено спустя 12 минут 13 секунд:
Arrow Lake L2:
P ядро: 3MiB
4E ядра: 4MiB
И никакие суммирования тут недопустимы. Это L3 можно суммировать у Intel.
На ZEN3+ некорректно L3 суммировать. 32 для обычного CCD, 96 для x3D. До лампочки сколько ядер внутри CCD, кэш одинаковый.

Интел явно решил сэкономить по максимуму. У него плиток больше чем у АМД получилось и все на разных техпроцессах. Если контроллер памяти бракованный будет, не придётся выбрасывать дорогую плитку с ядрами.

2 ghz будет на P-ядрах у такого процессора

Добавлено спустя 6 минут 15 секунд:

Я и без ссылки могу почти уверенно сказать, что они сравнивали меньшее число ядер за пределами sweet spot с бОльшим числом глубоко в его пределах. Так у них и получилось намерить лучшую энергоэффективность. В видеокартах это отлично срабатывает кстати. RTX PRO 6000 достаточно 450W чтобы идти на уровне 5090 575W согласно тестам der8auer. В процессорах - не очень, однопоток важен.

А DLVR сейчас не так работает?

Добрый день, в предыдущих постах писал что при хмр профили появляется ошибка ,хотя 2 мес работало все нормально.
Буквально 2 недели назад , дома было отключение света , у меня был включён только сетевой фильтр, комп выключен.
При включении компа я заметил что дата и время на сбилось. Может ли это быть причиной что появилась ошибка при включении xmp профиля?

В архитектуре Skylake-X (LGA 2066) были очень быстры даже по сегодняшним меркам L1 и L2, и intel что-то там рассказывали, типа специально сделали большой L2, так как он быстрее L3, а значит толку больше будет от него:

Но на деле профит был от разгона шины

Ничего особенного по сегодняшним меркам. У Skylake 1Мб L2 кеша на ядро, у Арроу уже 3Мб кеша на P ядро. У АМД 1Мб как у Skylake.
В том же поколении где она нарастила L2 она сократила L3. К примеру у моего 18 ядерного 2696v3 на Haswell - 45Мб L3 кеша, у 18 ядерного Skylake - 25Мб.


Потому что Skylake был на меш шине вместо кольца. Она была сдерживающим фактором.