1) DRAM CAS# Latency (CL) – минимальное время между подачей команды на чтение (CAS) и началом передачи данных (задержка чтения).
2) DRAM RAS# to CAS# Delay (tRCD) – время, необходимое для активизации строки банка, или минимальное время между подачей сигнала на выбор строки (RAS#) и сигнала на выбор столбца (CAS#).
3) DRAM RAS# PRE Time (tRP) – время, необходимое для предварительного заряда банка (precharge). Иными словами, минимальное время закрытия строки, после чего можно активировать новую строку банка.
4) DRAM RAS# ACT Time (tRAS) – минимальное время активности строки, то есть минимальное время между активацией строки (ее открытием) и подачей команды на предзаряд (начало закрытия строки). Строка не может быть закрыта раньше этого времени. tRASmin = CL+tRCD+tRTP.
5) DRAM READ to PRE Time (tRTP) – минимальный интервал между подачей команды на чтение до команды на предварительный заряд. Для частот свыше 1866 рекомендуется значение не меньше 5.
6) DRAM RAS# to RAS# Delay (tRRD) - минимальное время между активацией строк разных банков. Архитектурно открывать строку в другом банке можно сразу за открытием строки в первом банке. Ограничение же чисто электрическое - на активацию уходит много энергии, а потому при частых активациях строк очень высока электрическая нагрузка на цепи. Чтобы ее снизить, была введена данная задержка. Используется для реализации функции чередования доступа к памяти (interleaving). Для частот свыше 1866 рекомендуется значение не меньше 5.
7) DRAM WRITE to READ Delay (tWTR) - минимальное время между окончанием записи и подачей команды на чтение (CAS#) в одном ранке. Для частот свыше 1866 рекомендуется значение не меньше 4.
8) DRAM CAS# write Latency (CWL/tWCL) – задержка между подачей команды на запись и сигналом DQS. Аналог CL, но для записи. Рекомендуется CWL=CL.
9) DRAM WRITE Recovery Time (tWR) – минимальное время между окончанием операции записи и подачей команды на предзаряд строки для одного банка. Для частот свыше 1866 рекомендуется значение не меньше 10.
10) DRAM REF Cycle Time (tRFC) – минимальное время между командой на обновление строки и командной активизации, либо другой командой обновления.
11) DRAM Row Cycle Time (tRC) – минимальное время между активацией строк одного банка. Является комбинацией таймингов tRAS+ tRP – минимального времени активности строки и времени ее закрытия (после чего можно открывать новую).
12) DRAM READ To WRITE Delay (RTW) – минимальное время между окончанием операции чтения и подачей команды на запись, в одном ранке. Для частот свыше 1866 рекомендуется значение не меньше 4.
13) DRAM WRITE To READ Delay (DD) (tWTR) – минимальное время между окончанием записии и подачей команды на чтение (CAS#) в одном банке. Для частот свыше 1866 рекомендуется значение 2-4.
14) DRAM WRITE To WRITE Timing () – задержка между двумя последовательными командами записи. Для частот свыше 1866 рекомендуется значение 5-7.
15) DRAM READ To READ Timing () – задержка между двумя последовательными командами чтения. Для частот свыше 1866 рекомендуется значение 5-7.
16) DRAM Refresh Rate (tREFI) – частота обновления памяти.
17) DRAM Command Rate (CR) – Время, необходимое для декодирования контроллером команд и адресов. Иначе, минимальное время между подачей двух команд. При значении 1Т команда распознается 1 такт, при 2Т – 2 такта.